Archiv der Kategorie: EPAP – Grundlagen

Zeit sparen mit einem sorgfältig ausgearbeiteten Netzteil-Layout

Das Netzteil kann sogar unkontrolliert ins Schwingen geraten, wenn die Regelung versucht, ungewollt eingestreute Störungen zu korrigieren. Es reicht jedoch, nur wenige Minuten in die Planung und Prüfung des Layouts zu investieren, um Störprobleme zu eliminieren und sich damit tagelange Labor- und Debugging-Arbeit zu ersparen.

Bild 1: Störquellen (hier der Schalt-Knoten) und hochohmige Knoten (in diesem Fall der Fehlerverstärker-Eingang) müssen unbedingt im Blick behalten werden.  (Bild: TI) Bild 1: Störquellen (hier der Schalt-Knoten) und hochohmige Knoten (in diesem Fall der Fehlerverstärker-Eingang) müssen unbedingt im Blick behalten werden. (Bild: TI)

Bild 1 zeigt als Beispiel ein Layout, bei dem es der zuständige Ingenieur nicht verstanden hat, geschaltete Stromkreise und empfindliche Schaltungsteile voneinander zu trennen. Unbeabsichtigt kommt es hier zu einer kapazitiven Kopplung zwischen dem Schalt-Knoten eines Abwärtswandlers und dem Eingang des Fehlerverstärkers.

Hierzu kommt es nicht selten wegen der großen Zahl der Bauelemente, die an den Fehlerverstärker angeschlossen sind. Bei dem hier verwendeten Controller-IC ist die Gefahr, dass hieraus ein Problem entsteht, sogar noch größer, da zwischen dem Schalt-Knoten und dem Fehlerverstärker-Eingang nur zwei Pins liegen.

Die Behebung des Problems ist trotzdem relativ einfach. Beide Knoten müssen getrennt werden, und zwischen beiden muss eine als Abschirmung dienende Masseleitung verlegt werden. Offensichtlich waren sich auch die Designer des IC dieses potenziellen Problems bewusst, haben sie doch vorsorglich einen Masse-Anschluss zwischen dem Schalt-Knoten und dem Eingangs-Pin des Fehlerverstärkers angeordnet.

Bild 2: Durch Minimieren der Ströme in der Massefläche lassen sich Störprobleme eindämmen.  (Bild: TI) Bild 2: Durch Minimieren der Ströme in der Massefläche lassen sich Störprobleme eindämmen. (Bild: TI)

Bild 2 illustriert einen Fall, in dem die Schaltungsentwickler nicht an die Ströme gedacht haben, die in Bypass-Kondensatoren und Snubber-Widerständen fließen. Die Folge war, dass am Ausgang des Netzteils ein hochfrequentes Störsignal festzustellen war. Der synchrone Abwärtswandler dieser Schaltung ist zur Störungsminderung mit einem Snubber-Glied (C1 und R2) versehen. In synchronen Abwärtswandlern kommen zwei Arten von Schaltvorgängen vor. Im ersten schaltet der high-seitige Schalter ab, woraufhin die Ausgangsdrossel den Schalt-Knoten auf Masse zieht und der low-seitige Schalter einschaltet.

Dieser Vorgang ist unkritisch, denn während der Schaltvorgänge liegt an keinem der beiden Schalter eine Spannung. Anders ist es dagegen, wenn der low-seitige Schalter abschaltet und der Strom anschließend über dessen Body-Diode weiterfließt, bevor diese durch das Einschalten des high-seitigen Schalters wieder sperrt. Es entsteht ein Stromstoß, der die Gehäuseinduktivität und die Kapazität des Schalt-Knotens zum Schwingen bringt.

Sind die Totzeiten beim Schalten hinreichend kurz, lässt sich verhindern, dass die Diode leitend wird. Shoot-through-Effekte können jedoch ähnliche Stromstöße hervorrufen. Dieser Schaltvorgang ist deshalb alles andere als unkritisch. Der Sperrerholstrom der Diode und die Kapazität an diesem Knoten werden hart geschaltet, und die Spannung der Oszillationen am Schalt-Knoten kann die Eingangsspannung deutlich übersteigen.

Die Oszillationen dürften Frequenzkomponenten bis in den Bereich von 100 MHz hinein enthalten, die infolge des Kapazitätsbelags der Ausgangsdrossel L1 bis an den Ausgang durchschlagen können. Da das Snubber-Glied die Resonanz dämpft, fließen auch in ihm hochfrequente Ströme.

Die für das Layout verantwortliche Person hätte die Lage hinsichtlich der Störungen durch geeignete Platzierung der Bauelemente verbessern können. Zunächst wäre es möglich gewesen, den Bypass-Kondensator des IC besser anzuordnen (hellblau markiert), um hohe Ströme von der Leiterplatte fernzuhalten. Man sollte diesen Kondensator horizontal unterhalb des IC platzieren, denn es wird hierdurch einfacher, kurze Verbindungen zur Stromversorgung und zur Masse vorzusehen, was die Induktivitäten minimiert und verhindert, dass hochfrequente Ströme in die Massefläche gelangen.

Als nächstes ist auf die beträchtliche Induktivität im Snubber-Glied zu verweisen, die ebenfalls für hochfrequente Ströme in der Massefläche sorgt. Die Snubber-Bauelemente könnten entlang der Unterseite des IC rechts vom bereits versetzten Bypass-Kondensator angeordnet werden. Schließlich ist dieses Layout ebenfalls ein Beispiel dafür, wie geschaltete Stromkreise und empfindliche Schaltungsteile nicht miteinander vermengt werden sollten. Die Verbindung zum Snubber-Glied befindet sich nämlich unmittelbar neben der hochohmigen Spannungsabtast-Schaltung.

Überlegtes Platzieren der Bauelemente in einem Netzteil trägt dazu bei, dass Prototypen schneller die Freigabe erhalten. Man muss sich vergegenwärtigen, dass es im Design sowohl störempfindliche Knoten gibt als auch Knoten, die Störungen aussenden. Es ist ratsam, beide voneinander fernzuhalten.

Außerdem muss auf Bypass-Kondensatoren und Snubber-Glieder geachtet werden. Deren Zuleitungen sind kurz zu halten, und durch überlegte Anordnung der Bauteile ist außerdem sicherzustellen, dass hochfrequente Ströme und starke Wechselströme nicht in die Masseflächen gelangen. Schließlich muss die Integrität der Masseflächen dadurch gewahrt werden, dass möglichst wenige andere Leiterbahnen über diese Flächen führen.

Masseverbindungen in Netzteilen – welchem Lager gehören Sie an?

Die Verfechter beider Konzepte werden schwören, dass die jeweils andere Technik keinesfalls funktionieren kann, und sich dabei daran erinnern, wie gut das letzte eigene Design gelungen ist.

Bild 1: Bei der einfachen zentralen Masseverbindung bekommt die Sourceleitung eine beträchtliche Induktivität.  (Bild: TI) Bild 1: Bei der einfachen zentralen Masseverbindung bekommt die Sourceleitung eine beträchtliche Induktivität. (Bild: TI)

Das erste Konzept beruht auf einer zentralen Masseverbindung (Bild 1). Hierbei werden die Ströme so gelenkt, dass die von steilen Stromflanken in den Induktivitäten hervorgerufenen Störungen beherrschbar bleiben. Der zentrale Massepunkt wird am Masse-Pin des Controller-IC platziert, und sämtliche Ströme in der Masseverbindung fließen zu diesem Punkt hin.

Auf diese Weise wird verhindert, dass sich hochfrequente Ströme mit steilen Flanken problematische Wege suchen wie zum Beispiel über den Bypass-Kondensator des IC oder über Verbindungen zu Timing-Bausteinen oder analogen Schaltungen. Leider kann die Anwendung dieser Technik die Leistungsfähigkeit der Schaltung gravierend schmälern, denn die längeren Verbindungen weisen zwangsläufig höhere Induktivitäten auf.

Der zentrale Massepunkt in Bild 1 führt beispielsweise unweigerlich dazu, dass die Induktivität der Sourceleitung des Transistors zunimmt. Die Schaltgeschwindigkeit des Transistors aber wird von dieser Source-Induktivität beeinflusst. Wenn der Transistor abzuschalten versucht, bewirkt die Stromflanke (di/dt) eine Zunahme der Source-Spannung, was wiederum einen Rückgang der Treiberspannung zwischen Gate und Source zur Folge hat.

Das Resultat ist eine geringere Schaltgeschwindigkeit und somit auch ein reduzierter Wirkungsgrad. Die zusätzliche Induktivität verzerrt außerdem das vom Stromabtastwiderstand abgegriffene Spannungssignal. Bei der Peak-Current-Mode-Regelung kann die von der steigenden Flanke verursachte Spannungsspitze deshalb eine ungewollte Reaktion auslösen.

Abwandlung der zentralen Masseverbindung

Bild 2: Diese Abwandlung der zentralen Masseverbindungen dämmt hochfrequente Ströme ein  (Bild: TI) Bild 2: Diese Abwandlung der zentralen Masseverbindungen dämmt hochfrequente Ströme ein (Bild: TI)

Eine Abwandlung der zentralen Masseverbindung ist in Bild 2 gezeigt. Hier sind die Stromversorgungs-Anschlüsse und die analogen Kleinsignal-Schaltungen separat ausgeführt und jeweils an einem Punkt angeschlossen. Dies hat mehrere Vorteile: erstens fließen in den Masseverbindungen nur wenige hohe Ströme und zweitens wird die Fläche der Schleife, in der der Versorgungsstrom fließt, reduziert, sodass die elektromagnetischen Störaussendungen geringer werden und die Schaltgeschwindigkeit steigt. Drittens werden durch die separate analoge Masse die Störungen in den Timing- und Regelungsschaltungen verringert.

Bei der Planung dieser Art von Masseverbindungen wird allerdings häufig übersehen, dass Ströme in einem System nicht nur aus einem Grund fließen können. Neben den Strömen, die aus der Stromversorgung resultieren, gibt es auch weniger offensichtliche. Unter anderem kann die Blitzstromprüfung dazu führen, dass in der Schaltung auch dort Ströme fließen, wo man es nicht unbedingt erwartet.

Konzepte mit einem zentralen Massepunkt werden häufig auf einlagigen Leiterplatten angewandt und können zu erheblichen Induktivitäten in den Masseverbindungen führen. Die elektromagnetische Verträglichkeit ist damit möglicherweise gefährdet. Die steilen Stromflanken der Blitzstromprüfung können dazu führen, dass an den schwach dimensionierten Masseverbindungen der Stern-Lösung erhebliche Spannungen abfallen, die Schäden an den Bauelementen des Netzteils verursachen können.

Das zweite Massekonzept sieht die Verwendung einer großen Massefläche (Ground Plane) vor und bietet sich an, wenn eine mehrlagige Leiterplatte verwendet wird. Eine Aufteilung beispielsweise in eine analoge Masse und eine Stromversorgungs-Masse erfolgt hier nicht. Ziel ist es vielmehr, die Induktivität und den Widerstand aller Masseverbindungen zu minimieren. Bei diesem Konzept kommt man um die sorgfältige Planung eines zentralen Massepunkts herum und erhöht stattdessen die Zahl der Leiterplattenlagen.

Der zweite Vorteil des Ground-Plane-Konzepts ist die deutliche Senkung der Leitungsinduktivitäten als Folge der geringeren Schleifenfläche. Dies wiederum trägt zur Anhebung der Schaltgeschwindigkeiten bei und dämmt unerwünschtes Übersprechen ein. Zusätzlich verringert die Massefläche die Proximity-Effekte bei Leitern mit hohen Frequenzen und hohen Stromstärken, indem sie die Ströme auf den gesamten Querschnitt der Leiter verteilt und verhindert, dass sie sich an den äußeren Rändern konzentrieren.

 Welche Technik eignet sich?

Zusammenfassend kann die abgewandelte zentrale Masseverbindung speziell für einlagige Leiterplatten als geeignete Technik bezeichnet werden. Anstatt dieses Konzept jedoch blind zu übernehmen, sollte auf eine Eingrenzung hochfrequenter Stromwege geachtet werden. Außerdem ist zu überlegen, welchen Weg die Ströme bei Blitzstromprüfungen nehmen, da aus der Verwendung eines zentralen Massepunkt erhebliche Induktivitäten resultieren können. Einlagige Leiterplatten können hinsichtlich der Beherrschung der Störgrößen problematisch sein, sodass möglicherweise mehrere Layout-Iterationen erforderlich sind.

Hat man dagegen den Luxus einer mehrlagigen Leiterplatte, sollte man eine oder mehrere Ground Planes vorsehen, den hochfrequenten Strömen in diesen Masseflächen die gebührende Aufmerksamkeit widmen und die Leitungsinduktivitäten minimieren. Das Risiko, dass mehrere Layout-Iterationen fällig werden, ist bei einer mehrlagigen Platine auf jeden Fall geringer.

A/D-Wandler erholt sich schnell nach Bereichsüberschreitung

Antwort: In der Applikationsschrift AN-835 „Understanding High-Speed ADC Testing and Evaluation“ ist die Erholung eines A/D-Wandlers nach einer Messbereichsüberschreitung als die Zeit definiert, die vergehen muss, damit er sich bis zu seiner spezifizierten Genauigkeit erholt, nachdem sich eine Eingangstransiente von 10 % über dem positiven Vollausschlag auf 10 % über dem negativen Vollausschlag oder von 10 % unter dem negativen Vollausschlag auf 10 % unter dem positiven Vollausschlag bewegt.

In den Anfängen von schnellen A/D-Wandlern wurde „Overrange Recovery“ mit einem Vollausschlag-Impuls getestet, der einen positiven oder negativen Offset von 10 % hatte. Der ADC wurde getestet, um zu sehen, wie viele Samples erforderlich sind, damit er sich von der Überschreitung des Messbereichs erholt. Bei typischen ADC-Eingangsbereichen von mehreren Volt benötigte die Erholung mehrere Taktzyklen. Die aktuelle Generation von GSample/s-A/D-Wandlern spezifiziert eine Erholungszeit von einem oder zwei Taktzyklen. Ein Impuls zur Messung der Erholungszeit zu generieren, ist fast unmöglich. Wie aber lässt sich die Erholungszeit verifizieren?

Bei der Evaluierung eines unserer neuesten 12-Bit-A/D-Wandler mit 2,5 GSample/s sind wir auf eine interessante Möglichkeit gekommen, um den Wandler dazu zu bringen, die Erholzeit nachzuweisen. Bild 1a zeigt das Konzept. Der A/D-Wandler tastet bei seiner vollen Rate von 2,5 GSample/s ab. Und zwar mit einem Analogeingang von 5,000526210 GHz, der Clipping am Eingangsbereich des Wandlers verursacht.

Dies liefert den digitalen Ausgang des Wandlers, der die Alias-Frequenz von der fünften Nyquist-Zone bei 526,210 kHz repräsentiert. Bild 1b zeigt eine vergrößerte Darstellung der Samples, wenn das Alias-Signal zurück in den Bereich kommt. Es überlagert auch den tatsächlichen Analogeingang und zeigt, wie dieser von außerhalb des Messbereichs auf der positiven Seite auf die negative Seite über den Messbereich hinaus und bis knapp zurück in den Bereich auf der positiven Seite in der Zeit zwischen des letzten abgeschnittenen (clipped) Samples und dem ersten Messwert, der zurück im Bereich ist, schwingt.

Wichtig ist, dass das thermische Rauschen des A/D-Wandlers berücksichtigt werden muss. Somit könnte das Rauschen des A/D-Wandlers ein Signal zurück bringen, das sich nur kurz bzw. wenige Codes außerhalb des Messbereichs befand. Genau das haben wir im Labor gesehen. Dies repräsentiert damit sehr gut die Überbereichserholung von A/D-Wandlern in einer sehr stressigen Situation.

Autor: Von Uwe Bröckelmann nach Unterlagen von Analog Devices

Snubber-Schaltung für den primärseitigen Schalter eines Sperrwandlers

  • Die Spannungsbelastung des MOSFET muss auf ein akzeptables Maß begrenzt werden.
  • Die Streuinduktivität muss möglichst zügig entladen werden, um den Wirkungsgrad hoch zu halten (siehe Power-Tipp 17).
  • Das Hinzufügen des Snubber-Glieds darf die Schaltungsverluste nur minimal erhöhen.
  • Auswirkungen auf das dynamische Verhalten des Netzteils sind zu vermeiden

Die kostengünstigste Möglichkeit, die soeben aufgezählten Vorgaben zu verwirklichen, sind in Bild 1 von Tipp 17 dargestellt. Implementiert ist diese Lösung mit einer Freilaufdiode, einem Kondensator und einem Belastungswiderstand. Ihre Funktionsweise basiert darauf, dass überschüssige Energie aus der Streuinduktivität des Übertragers in den Snubber-Kondensator geleitet und im Verlauf der Schaltperiode abgebaut wird. Nachteilig an dieser Methode ist, dass im Snubber-Widerstand unabhängig von der Ausgangsleistung immer eine gewisse Energiemenge in Wärme verwandelt wird. Außerdem wird die am Kondensator liegende Spannung in jedem Schaltzyklus mindestens auf das Niveau der reflektierten Ausgangsspannung angehoben. Dies aber geht zu Lasten des Wirkungsgrads – besonders bei geringer Ausgangsleistung.

Bild 1: Diese FET-Klemmschaltung überzeugt durch einen hohen Wirkungsgrad bei geringen Ausgangsleistungen  (Bild: TI) Bild 1: Diese FET-Klemmschaltung überzeugt durch einen hohen Wirkungsgrad bei geringen Ausgangsleistungen (Bild: TI)

Dass sich die Snubber-Schaltung auch anders realisieren lässt, zeigt Bild 1 des vorliegenden Power-Tipps. Die RC-Kombination der bisherigen Lösung wird hier durch einen Widerstand (R1) und eine Z-Diode (D1) ersetzt. Nach dem Abschalten des FET steigt die Drainspannung an, bis die Dioden leitend werden und die Streuinduktivität des Übertragers damit entladen. Die Entladerate hängt davon ab, wie groß die Differenz zwischen der reflektierten Ausgangsspannung und der Zenerspannung ist. Wie schon im Power-Tipp 17 ausgeführt, kommt es im Interesse eines möglichst hohen Wirkungsgrads darauf an, die Energie aus der Streuinduktivität so schnell wie möglich abzubauen. Bei der Festlegung der Werte müssen zunächst die Spannungsfestigkeit des MOSFET und etwaige Derating-Kriterien berücksichtigt werden, um die maximal zulässige Spannungsbelastung des MOSFET zu ermitteln. Grundsätzlich gilt, dass die Zenerspannung größer als die reflektierte Ausgangsspannung sein muss, damit die Z-Diode nicht mehr leitet, nachdem die Streuinduktivität entladen ist. Anschließend muss die Kombination aus dem Widerstand und der Z-Diode so dimensioniert werden, dass die maximale Spannungsbelastung des MOSFET bei der größten Eingangsspannung und der maximalen Stromstärke nicht überschritten wird.

Bild 2: Eine hohe Zenerspannung bewirkt ein schnelles Entladen der Streuinduktivität und verbessert den Wirkungsgrad.  (Bild: TI) Bild 2: Eine hohe Zenerspannung bewirkt ein schnelles Entladen der Streuinduktivität und verbessert den Wirkungsgrad. (Bild: TI)

Als nächstes muss die Schwingneigung der Schaltung gegen den Wirkungsgrad abgewogen werden. Für das Oszillogramm in Bild 2 wurde der Widerstand R1 kurzgeschlossen. Somit entscheidet allein die Z-Diode über die Spannungsbelastung des MOSFET. Wie man sieht, schnellt die Drainspannung nach dem Abschalten nach oben, und die Streuinduktivität wird bei konstanter Spannung entladen.

Dies sorgt für ein unerreicht schnelles Entladen und ergibt den besten Wirkungsgrad. Ist der Entladevorgang jedoch beendet, oszilliert die Drainspannung um einen Wert, der der Summe aus der reflektierten Ausgangsspannung und der Eingangsspannung entspricht. Dieser Effekt zieht verschiedene Probleme nach sich. Eines davon sind die elektromagnetischen Interferenzen, denn die mit 4 MHz oszillierende Spannung erzeugt Gleichtaktströme im Übertrager und macht ein aufwändigeres Netzfilter erforderlich.

Das zweite Problem hat mit der Wahl des Controller-Bausteins zu tun. Viele Controller-ICs verzichten nämlich auf eine Messung der sekundärseitigen Spannung und nutzen stattdessen die Spannung an der Primärwicklung, um auf die Ausgangsspannung zu schließen. Mit einem solchen Controller würden die beschriebenen Schwingungen die Regelgenauigkeit der Ausgangsspannung beeinträchtigen.

Bild 3: Die elektromagnetischen Interferenzen werden durch den Serienwiderstand reduziert.  (Bild: TI) Bild 3: Die elektromagnetischen Interferenzen werden durch den Serienwiderstand reduziert. (Bild: TI)

Wenn die Oszillationen ein Problem darstellen, muss die Zenerspannung herabgesetzt werden, und zwar fast bis auf den Wert der reflektierten Ausgangsspannung. Anschließend fügt man einen Serienwiderstand hinzu, um die maximale Drainspannung anzuheben. Der Effekt ist in Bild 3 deutlich zu sehen. Das Oszillogramm wurde mit der Schaltung aus Bild 1 aufgenommen. Während die Drainspannung gelb dargestellt ist, gibt die rote Kurve die Spannung am Verbindungspunkt von D3 und R1 wieder. Die Differenz zwischen beiden Spannungen ist proportional zum Strom in der Streuinduktivität. Die Drainspannung beginnt auf einem hohen Wert, was die Spannungsdifferenz reduziert und den Streuinduktivitäts-Strom auf null drückt.

Wenn also die Diode abschaltet, besteht nur eine geringe Differenz zwischen der Drainspannung und der reflektierten Ausgangsspannung, sodass nur minimale Oszillationen auftreten. Leider beeinträchtigt diese Methode den Wirkungsgrad, im vorliegenden Fall um etwa 2 %. Bereits in Tipp 17 fand sich die eindeutige Aussage, dass der Wirkungsgrad umso niedriger wird, je länger das Entladen der Streuinduktivität dauert. In Bild 2 ist eine Entladezeit von 70 ns abzulesen, während es in Bild 3 160 ns sind.

Insgesamt sind RCD-Klemmschaltungen als die einfachste Möglichkeit anzusehen, einen Snubber für einen Sperrwandler zu realisieren. Nachteilig hieran ist die Tatsache, dass die Verlustleistung in dieser Schaltung den Wirkungsgrad im Kleinlastbereich beeinträchtigt. Wenn dies nicht hinnehmbar ist, kann die beschriebene Snubber-Schaltung mit Z-Diode in Frage kommen, in der nur bei Bedarf Verlustleistung abfällt. Den besten Wirkungsgrad erzielt man zweifellos mit einer abrupt ansprechenden Z-Diode, die dafür aber unerwünschte Oszillationen hervorrufen kann. Der beste Kompromiss ist es möglicherweise, die Zenerspannung niedriger zu wählen und einen Widerstand mit der Z-Diode in Reihe zu schalten.

Abschätzung der Induktivität von Leiterbahnen

Zum Beispiel kann eine hohe Leiterbahn-Induktivität die Impedanz einer Gatetreiber-Schaltung bei hohen Frequenzen erhöhen, was den Wirkungsgrad beeinträchtigen oder die Wirksamkeit von Filterkondensatoren schmälern kann.

In diesem Power-Tipp untersuchen wir eine Reihe einfacher Formeln für die Induktivität von Leiterbahnen im freien Raum und über einer Massefläche. Dabei wird sich herausstellen, dass die Massefläche die Leiterbahn-Induktivität entscheidend reduziert. Sie ist deshalb von großer Bedeutung für die Leistungsfähigkeit eines Netzteils.

Bild 1: Die Induktivität eines Leiters im freien Raum steht in logarithmischer Beziehung zu seiner Breite  (Bild: TI) Bild 1: Die Induktivität eines Leiters im freien Raum steht in logarithmischer Beziehung zu seiner Breite (Bild: TI)

Bei der einfachsten Leiterbahn handelt es sich um einen Leiter mit rechteckigem Querschnitt im freien Raum, dessen Induktivität mit der Formel in Bild 1 berechnet werden kann. Wie man sieht, ist die Induktivität stark von der Länge abhängig, während sie zur Breite in logarithmischer Beziehung steht. Die bekannte Empfehlung, eine Leiterbahn möglichst breit zu machen, um ihre Induktivität zu verringern, wird durch die Formel in der Tat erhärtet.

Andererseits mindert der Logarithmus den positiven Effekt einer großen Breite. Deutlich wird dies in der Tabelle, die für verschiedene Breiten die resultierende Induktivität einer Leiterbahn pro Längeneinheit (cm) angibt. Ein Leiter von 0,25 mm Breite und 0,07 mm Höhe hat beispielsweise eine Induktivität von rund 10 nH/cm. Würde man seine Breite um den Faktor 50 erhöhen, würde die Induktivität wegen des Logarithmus nur um den Faktor 4 zurückgehen.

Masseflächen dienen auf Leiterplatten dazu, das Routing zu vereinfachen, die Schwankungen des Massepotenzials zu minimieren, für eine elektrische und magnetische Abschirmung zu sorgen und die Impedanzen zu kontrollieren. Außerdem wirken sie an der Kühlung der Bauelemente mit. Darüber hinaus aber ist es mit Masseflächen möglich, die Induktivität der Leiterbahnen zu verringern. Bild 2 zeigt eine einfache Formel zum Berechnen der Induktivität eines Leiters über einer Massefläche. Wie man erkennt, besteht eine lineare Beziehung zwischen der Induktivität, dem Abstand des Leiters zur Massefläche und seiner Länge.

In erster Näherung kann man somit die Induktivität gegen null gehen lassen, indem man den Abstand zwischen Leiter und Massefläche minimiert oder seine Breite erhöht. Auch die Tabelle  in Bild 1 enthält einige exemplarische Werte, die sich mit jenen aus Bild 1 vergleichen lassen. Für einen 2,5 mm breiten Leiter im freien Raum gibt die Tabelle in Bild 1 beispielsweise eine Induktivität von 10 nH pro cm an. Befindet sich der gleiche Leiter dagegen über der Massefläche einer beidseitig kupferkaschierten Leiterplatte von 1,5 mm Stärke, beträgt die Induktivität nur noch 1,2 nH pro cm. Diese Verringerung um den Faktor 5 ermöglicht eine schnellere Gate-Ansteuerung, effektivere Filterkondensatoren und reduzierte Verluste als Folge von Proximity-Effekten.

Aus der Tabelle ist ferner zu entnehmen, dass bei einer sechslagigen Leiterplatte, bei der das Dielektrikum jeweils nur 0,25 mm dick ist, die Induktivität noch einmal um den Faktor 6 zurückgeht. Selbstverständlich wird man beim Routing einer Leiterplatte anstreben, die Masseflächen möglichst nah an der Leiterplatten-Oberfläche zu platzieren, um die Induktivität der Verbindungen zu den Bauelementen an der Oberfläche zu minimieren.

Bild 2: Die Induktivität eines Leiters über einer Massefläche lässt sich beliebig verringern.  (Bild: TI) Bild 2: Die Induktivität eines Leiters über einer Massefläche lässt sich beliebig verringern. (Bild: TI)

Zusammenfassend ist zu sagen, dass die Induktivitäten von Leitern auf einlagigen Leiterplatten wegen der fehlenden Massefläche hoch sind. In gewissem Umfang kann zwar das gemeinsame Verlegen zusammengehörender Leiter Abhilfe schaffen, aber erst Masseflächen sind geeignet, diese parasitären Induktivitäten um Größenordnungen zu verringern und damit Signalpfade von geringerer Impedanz zu realisieren. Dies kann durch verbesserte Gate-Ansteuerung die Effizienz steigern, durch leistungsfähigere Filter das EMI-Verhalten verbessern und dank der geringeren Impedanz der Schaltungsknoten auch ein besseres Übersprechverhalten bewirken.

Kompensation eines rauscharmen Netzteils mit zweistufigem Filter

Im letzten Power-Tipp ging es um das Design eines solchen Filters und seine Simulation im Zeitbereich. Thema des hier vorliegenden Power-Tipps nun ist das Design der Rückkoppelschleife um solch einen Filter mithilfe von P-SPICE.

Die Verwendung eines aus zwei Stufen zusammengesetzten Filters ist der eigentliche Kniff beim Erzielen einer rauscharmen Ausgangsspannung. Die Bauelemente, die mit einem solchen Filter zu der Schaltung hinzukommen, sorgen allerdings für eine zusätzliche Phasenverschiebung, die Probleme für die Regelschleife des Netzteils heraufbeschwören können.

Im Power-Tipp Nr. 51 wurde als Abhilfe eine Strategie zur Minimierung dieser Phasenverschiebung vorgeschlagen. Diese Strategie bestand in einer Bedämpfung des Netzteilfilters und sah außerdem vor, den Großteil der Kapazität des Netzteils an den Ausgang des zweistufigen Filters zu verlagern. Nachfolgend wird gezeigt, wie sich die Phasenverschiebung in unserer Regelschleife mithilfe der Peak-Current-Mode-Regelung weiter minimieren lässt. Auf diese Weise gelingt es selbst mit dem zweistufigen Filter, den Regelkreis auch bei hohen Frequenzen mit hinreichender Phasenreserve zu schließen.

Bild 1: Die Current Mode-Regelung verringert die Ordnung des Systems um eins  (Bild: TI) Bild 1: Die Current Mode-Regelung verringert die Ordnung des Systems um eins (Bild: TI)

Bild 1 zeigt das P-SPICE-Simulationsmodell des Netzteils, das hier als Beispiel dienen soll. Grundlage des Modells ist der Baustein TPS54620, ein synchroner Abwärtswandler mit integriertem FET. Es gliedert sich in vier Abschnitte (Leistungs-Teil und Filter, Fehlerverstärker, Modulator-Verzögerung und Ausgangsteiler). Der Leistungs-Teil des Modells bedient sich der Current-Mode-Regelung des Controller-IC. Diese Art der Regelung verwandelt die Ausgangsdrossel in eine spannungsgesteuerte Stromquelle (UCCS; G4 in Bild 1), die den nachfolgenden Teil des Ausgangsfilters und den Lastwiderstand speist.

Diese Transformation bewirkt, dass sich die Ordnung des Systems effektiv um eins verringert. Außerdem wird ein Paar komplexer Polstellen eliminiert, die die Kompensation problematisch machen. Von der Ausgangsspannung des Netzteils (Knoten RLoad:2) zweigt der Ausgangsteiler einen gewissen Teil ab, der vom Fehlerverstärker (G2) mit der Referenzspannung (Vref) verglichen wird.

Wie wir später noch sehen werden, entsteht durch den Kondensator C13 im Spannungsteiler ein Pol/Nullstellen-Paar in der Regelschleife, wodurch die Phasenreserve größer wird. Der Verstärker wird wie eine zweite UCCS (G2) behandelt und speist die internen und externen Kompensations-Bauelemente. Gepuffert durch die spannungsgesteuerte Spannungsquelle E2, steuert der Ausgang die Verzögerungsleitung T1 an, mit deren Hilfe die Verzögerung des Modulators im Leistungs-Teil nachgebildet wird (siehe Power Tipp 50).

Bild 2: Die zweite Filterstufe sorgt für eine zusätzliche Phasenverzögerung von 90° und reduziert die Verstärkung um 30 dB.  (Bild: TI) Bild 2: Die zweite Filterstufe sorgt für eine zusätzliche Phasenverzögerung von 90° und reduziert die Verstärkung um 30 dB. (Bild: TI)

Bild 2 zeigt die erste Simulation, die wir benötigen, um die Kompensation des Netzteils zu untersuchen und zu planen. Das Diagramm zeigt die Spannungsverstärkung und den Phasengang vom Ausgang des Fehlerverstärkers (C7:2) zum ersten Knoten (L2:1) und zum zweiten Knoten des Ausgangsfilters (RLoad:2). An dieser Stelle hat man die Möglichkeit, den Regelpunkt des Netzteils festzulegen. Im vorliegenden Beispiel streben wir ein Schließen des Regelkreises bei 100 kHz an. Wir könnten den Regelkreis auch im ersten Abschnitt schließen und müssten dann nur eine Phasenverschiebung von 90° kompensieren.

In diesem Fall aber könnten wir keine Schwankungen des Ausgangs kompensieren, die durch Widerstände in der Drossel der zweiten Stufe oder durch dynamische Effekte im zweistufigen Filter entstehen. Wenn wir uns entscheiden, die zweite Stufe in den Regelkreis einzubinden, ist es notwendig, eine weitere nacheilende Phasenverschiebung um 90° aus der stark bedämpften zweiten Stufe sowie 30 dB an zusätzlicher Verstärkung zu kompensieren. Allerdings hat diese Lösung den Vorteil, dass sich das statische und dynamische Regelverhalten des Netzteils entscheidend verbessert.

Bild 3: Die Current-Mode-Regelung, Dämpfungsmaßnahmen und eine zusätzliche Nullstelle ermöglichen eine Durchtrittsfrequenz nahe 100 kHz  (Bild: TI) Bild 3: Die Current-Mode-Regelung, Dämpfungsmaßnahmen und eine zusätzliche Nullstelle ermöglichen eine Durchtrittsfrequenz nahe 100 kHz (Bild: TI)

In Bild 3 ist der Verstärkungs- und Phasengang vom Knoten VAC zum Teiler/Kompensator am Ausgang des Fehlerverstärkers (C7:2) und zum Regelkreis insgesamt (RLoad:2) dargestellt. In der Teiler/Kompensator-Stufe sorgt ein Verstärker vom Typ 3 für eine Phasenvoreilung, um im Modulator/Leistungs-Teil der Schleife im Bereich von 100 kHz eine Phasenverschiebung von 180° zu erreichen.

Das Verhalten nach Typ 3 wird durch die Tatsache begünstigt, dass die Ausgangsspannung verglichen mit der Referenzspannung groß ist, sodass ein großes Teilerverhältnis erforderlich ist. Dieses große Teilerverhältnis macht es wiederum möglich, mit C13 ein Pol/Nullstellen-Paar zu erzeugen. Die maximale Phasenvoreilung erfolgt am geometrischen Mittelwert beider Frequenzen. Da sich dieser in der Nähe des Teilerverhältnisses befindet, lässt sich die Nullstelle einfach berechnen, indem man die Frequenz mit der maximalen Phase (Durchtrittsfrequenz) mit der Quadratwurzel des Teilerverhältnisses multipliziert. Die zweite Nullstelle des Kompensators wird durch das Integrierglied aus dem Kondensator C3 und dem Widerstand R3 definiert.

Abschließend muss auch die bandbreitenbegrenzende Wirkung des Fehlerverstärkers berücksichtigt werden, die in diesem Fall durch Reramp und C7 festgelegt wird. Die Bandbreite des Regelkreises insgesamt liegt bei 100 kHz, bei einer Phasenreserve von 45°. Dieses Ergebnis wird erreicht, obwohl ein zweistufiges Filter potenziell eine Phasenverschiebung um 360° verursachen und es durch die Phase des Modulators zu einer weiteren Phasenverschiebung kommen könnte. Die wichtigsten Gründe für die große Bandbreite sind die Current-Mode-Regelung, die Bedämpfung der zweiten Filterstufe und die Verwendung von C13 im Ausgangsteiler, um dem Regelkreis eine zusätzliche Nullstelle zu geben.

P-SPICE kann also bei der Synthese und Analyse des Regelkreises für ein Netzteil mit zweistufigem Filter eine große Hilfe sein. Es gelang, die Wirkung der Current-Mode-Regelung, der Bedämpfung des zweistufigen Filters und der durch die Widerstände des Spannungsteilers erzeugten zusätzliche Nullstelle im Regelkreis vorherzusagen. Ebenso war es möglich, eine nahe 100 kHz liegende Bandbreite zu synthetisieren, obwohl das Filter potenziell eine Phasenverschiebung um 360° verursachen kann.

Zweistufiger Filter ergibt ein rauscharmes Netzteil

Im folgenden Beispiel geht es um einen Abwärtswandler mit einer Schaltfrequenz von 570 kHz , einer Eingangsspannung von 12 V und einem für 3 V und 5 A ausgelegten Ausgang, dessen Spannungswelligkeit maximal 100 µVpp (40 dBµVpp) betragen darf. Die Schaltfrequenz schlägt mit rund 5 Vpp (135 dB µVpp) an den Ausgang durch. Die deshalb erforderliche Abschwächung von 95 dB erfordert einen zweistufigen Filter, denn ein einstufiger Filter kommt infolge der parasitären Effekte der verwendeten passiven Bauelemente auf nicht mehr als 60 dB. Ist die Entscheidung zugunsten eines zweistufigen Filters (Bild 1) einmal gefallen, müssen die Eckfrequenzen der Filter und die zu verwendenden Bauelemente festgelegt werden.

Bild 1: Mit diesem zweistufigen Filter wird eine gut bedämpfte Abschwächung um 90 dB erreicht  (Bild: TI) Bild 1: Mit diesem zweistufigen Filter wird eine gut bedämpfte Abschwächung um 90 dB erreicht (Bild: TI)

Bei diesem Konzept wird die Ausgangsdrossel L1 zunächst wie bei jedem Abwärtswandler anhand des zulässigen Ripple-Stroms gewählt. Den ersten Filterkondensator C1 dimensioniert man außerdem so, dass sich eine Abschwächung von 60 dB einstellt. Die zweite Stufe wird demgegenüber stark bedämpft und steuert eine eher moderate Abschwächung von 35 dB bei. Das Kapazitätsverhältnis zwischen der ersten (C1) und der zweiten Stufe (C2) wird auf 1:10 eingestellt. Man erreicht hiermit verschiedene Dinge:

 

  • 1. Die Resonanzfrequenzen beider Filterstufen liegen weit auseinander.
  • 2. Der geringe Wellenwiderstand der zweiten Stufe erleichtert das Bedämpfen.
  • 3. Der Großteil der Ausgangskapazität ist in der zweiten Stufe angesiedelt, sodass die Auswirkungen einer zusätzlichen Lastkapazität verringert werden und ein gutes Ansprechverhalten erzielt wird.
  • 4. Minimierte Spitzen im Resonanzverhalten der zweiten Stufe erleichtern die Kompensation der Regelschleife.

Legt man als Peak-to-Peak-Ripple-Strom in der Drossel der ersten Stufe einen Wert von 1 A, also 20 % des Nenn-Ausgangsstroms fest, muss die Ausgangsdrossel L1 eine Induktivität von 6,8 µH haben, was bei der Schaltfrequenz eine Impedanz von 24 Ω ergibt. Damit die erste Stufe eine Abschwächung von 60 dB ergibt, muss die Impedanz des Kondensators C1 bei der Schaltfrequenz ungefähr 24 mΩ betragen, was einem Kapazitätswert von rund 10 µF entspricht.

Gemäß dem vorab festgelegten Kapazitätsverhältnis von 1:10 zwischen der ersten und der zweiten Stufe muss C2 folglich 100 µF betragen, was eine Impedanz von 2,8 mΩ bei der Schaltfrequenz ergibt. Die Drossel der zweiten Stufe (L2) wird so gewählt, dass sie ihre Abschwächungswirkung etwas größer ist als die geforderten 35 dB, denn die zweite Stufe wird durch RD bedämpft. Für eine Abschwächung von 40 dB wird eine Impedanz von 240 mΩ und somit eine Induktivität von 68 nH benötigt. Um etwas Spielraum zu haben, entschied ich mich hier für 220 nH. Schließlich sollte die zweite Stufe bedämpft werden. Der Dämpfungswiderstand RD ist zunächst so zu wählen, dass sein Widerstandswert der Drosselimpedanz der zweiten Stufe bei der Schaltfrequenz entspricht.

Bild 2: Mit dieser Schaltung wird das Welligkeitsverhalten simuliert  (Bild: TI) Bild 2: Mit dieser Schaltung wird das Welligkeitsverhalten simuliert (Bild: TI)

An dieser Stelle lohnt es sich, P-SPICE ins Spiel zu bringen, um festzustellen, wie sich die Werte der Bauelemente auf die Performance auswirken. Mit P-SPICE kann nicht nur die Welligkeit des Filters im Zeitbereich simuliert werden, sondern auch die Eigenschaften der Regelschleife lassen sich im Frequenzbereich nachbilden, wie schon im Power-Tipp Nr. 50 gezeigt wurde. Im Schaltbild für die Welligkeits-Simulation (Bild 2) erkennt man sofort die Filterbauteile und den Verbraucher. Der Abwärtswandler wird durch die zwei Spannungsquellen U1 und U2 simuliert. Während U2 im gesamten Filter die Anfangsbedingung von 3 V einstellt, simuliert U1 das Schalten der Leistungsstufe. Die auf 1,75 µs eingestellte Schaltperiode entspricht ungefähr der Schaltfrequenz von 570 kHz. Das On-Intervall ist auf exakt 25 % eingestellt.

Bild 3: Die Simulationsergebnisse korrelieren gut mit den Resultaten der manuellen Berechnungen  (Bild: TI) Bild 3: Die Simulationsergebnisse korrelieren gut mit den Resultaten der manuellen Berechnungen (Bild: TI)

Die in Bild 3 dargestellten Simulationsergebnisse ähneln den Resultaten der ersten Berechnungen. Verbessern lässt sich die Simulation, indem man die parasitären Komponenten einbezieht. Neben den effektiven Serienwiderständen und induktiväten der Kondensatoren handelt es sich hierbei um den Kapazitätsbelag der Drosseln. Sie werden feststellen, dass es nicht ohne zusätzliche Filtermaßnahmen geht, sobald man die effektive Serieninduktivität von C2 berücksichtigt.

Die Simulation ist übrigens nicht ganz ernst gemeint, denn es würde geradezu heroische Anstrengungen erfordern, das Ausgangsrauschen eines Schaltwandlers auf eine Größenordnung von 100 µV zu reduzieren. Nicht nur die parasitären Elemente der Filterbauteile, sondern auch induktive oder kapazitive Kopplungen in die zweite Filterstufe könnten dazu führen, dass die simulierte Abschwächung in der Praxis deutlich geringer ausfällt. Außerdem ist die Wahrscheinlichkeit groß, dass die zweite Filterstufe ebenso wie der Verbraucher vom übrigen System abgeschirmt werden muss. Auch der Einsatz von Durchführungs-Kondensatoren mit minimalen ESL-Werten ist zu erwägen.

Zusammenfassend kann P-SPICE als guter Ausgangspunkt für das Design eines zweistufigen Filters am Ausgang eines Netzteils bezeichnet werden. Der vorliegende Artikel beschrieb, wie sich mithilfe einer Simulation im Zeitbereich eine Prognose über die zu erwartende Welligkeit anstellen lässt. Die vorgeschlagene Designstrategie sieht ein Maximieren der Kapazität in der zweiten Filterstufe und ein Bedämpfen dieser Stufe vor. Der im kommenden Monat folgende Beitrag wird zeigen, wie sich mit dieser Strategie ein breitbandiges Netzteil realisieren lässt und wie sich die Auswirkungen zusätzlicher Kapazitäten minimieren lassen, die vom Kunden möglicherweise an den Netzteilausgang angeschlossen werden.

Netzteil-Regelschleife mit P-SPICE

Das verwendete IC arbeitet mit einem Transkonduktanz-Fehlerverstärker und einer internen Spannungsreferenz. Die mit R6 und R7 abgetastete Ausgangsspannung wird mit der internen Referenzspannung von 0,8 V verglichen, woraufhin der Fehlerverstärker am Anschluss COMP (Pin 8) einen Strom ausgibt, dessen Höhe proportional zur Differenz zwischen Soll und Ist-Spannung ist.

Bild 1: Dieser integrierte Current-Mode-Schaltregler bedient sich zur Bandbreitensteigerung einer Kompensation des Typs 3. Bild 1: Dieser integrierte Current-Mode-Schaltregler bedient sich zur Bandbreitensteigerung einer Kompensation des Typs 3.

Der Strom fließt über Kompensations-Impedanzen zur Masse und erzeugt eine Spannung, die den Strom in der Drossel L1 so variiert, dass für eine geregelte Ausgangsspannung gesorgt ist. Das IC bedient sich der Current-Mode-Regelung, um die Ausgangs-Drossel L1 in eine Stromquelle zu verwandeln.

Der Strom in L1 ist stets proportional zu der an COMP anliegenden Ausgangsspannung des Fehlerverstärkers. Der Drosselstrom fließt über den Ausgangskondensator und den Lastwiderstand und erzeugt dabei eine Spannung, die den Regelkreis schließt.

Bild 2: Die Abtastverzögerung wird in diesem P-SPICE-Modell durch eine Verzögerungsleitung simuliert Bild 2: Die Abtastverzögerung wird in diesem P-SPICE-Modell durch eine Verzögerungsleitung simuliert

Bild 2 zeigt ein auf dem Schaltplan von Bild 1 basierendes P-SPICE-Modell. Die Kompensations-Bauteile R3, C3 und C13 sowie die Widerstände des Spannungsteilers sind identisch mit jenen im Schaltplan. Unterschiede zwischen Schaltplan und Modell bestehen dagegen in folgender Hinsicht:

  •  Der Transkonduktanz-Verstärker und die Leistungsstufe sind als spannungsgesteuerte Stromquellen modelliert.
  • Mit dem Einfügen von Reramp und dem Anheben der Kapazität von C7 werden die internen parasitären Elemente im Zusammenhang mit dem Fehlerverstärker nachgebildet.
  •  Die Kapazität des Ausgangskondensators C11 wird von 47 µF auf 30 µF geändert, um die Kapazitätsreduzierung infolge der DC-Vorspannung zu berücksichtigen.
  • VAC wird eingefügt, damit die Schleifenverstärkung als Verhältnis zwischen der eingespeisten Spannung und der Rückspannung gemessen werden kann.
  • Einfügung der Verzögerungsleitung T1 und des Abschlusswiderstands Rdl. Diese letzte Modifikation hat den Zweck, die Abtastverzögerung der Regelschaltung zu simulieren.

Zwischen dem Zeitpunkt, zu dem die Schaltung ihren Zustand wechseln sollte, und dem tatsächlichen Zustandswechsel existiert immer eine gewisse Verzögerung. Da die durchschnittliche Verzögerungszeit einer halben Schaltperiode entspricht, wird eine Verzögerungsleitung mit genau dieser Zeitkonstante eingefügt und mit einem Abschlusswiderstand von 50 Ω versehen.

Bild 3: Die gemessene Bandbreite der Regelschleife liegt bei einem Drittel der Schaltfrequenz Bild 3: Die gemessene Bandbreite der Regelschleife liegt bei einem Drittel der Schaltfrequenz

Bild 3 gibt die gemessene Schleifenverstärkung des in Bild 1 dargestellten Netzteils wieder. Die Schaltfrequenz des Netzteils beträgt 600 kHz, sodass die nahe 200 kHz liegende Durchtrittsfrequenz ungefähr ein Drittel der Schaltfrequenz ausmacht. Bei einem derart großen Verhältnis zwischen Schalt und Durchtrittsfrequenz darf die Phasenverzögerung des Modulators nicht vernachlässigt werden. Bei 300 kHz (der halben Schaltfrequenz) bewirkt die Abtastverzögerung immerhin eine Phasenverzögerung von 90°.

 

Bild 4: Die zusätzlich eingefügte Verzögerungsleitung verbessert die Genauigkeit des Modells bei hohen Frequenzen Bild 4: Die zusätzlich eingefügte Verzögerungsleitung verbessert die Genauigkeit des Modells bei hohen Frequenzen

Bild 4 zeigt die Simulationsergebnisse für Schleifenverstärkung und Phasengang. Es werden zwei Gruppen mit je zwei Kurven erzeugt, nämlich Verstärkung und Phasengang jeweils vor und nach der Verzögerungsleitung. Simulierte und gemessene Verstärkung zeigen eine gute Übereinstimmung, während der Phasengang ohne Verzögerungsleitung deutlich von der gemessenen Kurve abweicht. Die signifikante Abweichung im Phasengang beginnt bei etwa einem Zehntel der Schaltfrequenz und steigt bis zur Durchtrittsfrequenz auf rund 65° an.

Durch Hinzufügen der Verzögerungsleitung erreicht man, dass Verstärkungs und Phasengang gut korrelieren. Wenn man die Durchtrittsfrequenz weiter an die Schaltfrequenz annähert, wird das Einfügen der Verzögerungsleitung in das Modell immer wichtiger, um zu gewährleisten, dass die Simulationsergebnisse den realen Messungen entsprechen.

Zusammenfassend ist zu sagen, dass sich die Regelschleife eines Netzteils ohne weiteres mit einfachen spannungsgesteuerten Stromquellen nachbilden lässt. Im vorliegenden Design wurden die spannungsgesteuerten Stromquellen zur Modellierung des Transkonduktanzverstärkers und des Leistungsverstärkers genutzt. Ebenso hätte man jedoch spannungsgesteuerte Spannungsquellen zum Modellieren der Voltage-Mode-Regelung verwenden können.

Wichtig ist es, auch die Werteverschiebungen zu modellieren, die in Kondensatoren durch Vorspannungen und in Drosseln durch Ströme hervorgerufen werden. Auch sollten Abtastverzögerungen mit Verzögerungsleitungen nachgebildet werden, wenn man beabsichtigt, die Regelschleife des Netzteils bei einer Frequenz zu schließen, die größer als ein Zehntel der Schaltfrequenz ist. Beachtet man diese einfachen Regeln beim Design eines Netzteils, reduziert sich der Zeitaufwand für die Fehlersuche beim Bau der Hardware im Labor.

Runderneuerung für das Steckernetzteil

Möglich war dies mithilfe einer fortschrittlichen Schaltungstopologie und ausgeklügelter Regelungsmethoden. Der im lückenden Betrieb arbeitende Sperrwandler ist die populärste Topologie für Ladegeräte mit einer Leistung von 5 bis 10 W . Aus ihm ging der Quasiresonanz-Sperrwandler hervor, der einige Schaltverluste reduziert. Im lückenden Sperrwandler traditioneller Art ist die Schaltfrequenz stets konstant, und das Controller-IC variiert lediglich den Spitzenstrom im Leistungsübertrager.

Bild 1: Zur Verringerung der CU²-Verluste schalten Quasiresonanz-Sperrwandler den FET nur ein, wenn dessen Drainspannung ihr Minimum erreicht.  (Bild: TI) Bild 1: Zur Verringerung der Schaltverluste schalten Quasiresonanz-Sperrwandler den FET nur ein, wenn dessen Drainspannung ihr Minimum erreicht.

Somit gelangt pro Schaltzyklus jeweils eine bestimmte Energiemenge an den Verbraucher. Der Signalverlauf an der Drain des Leistungsschalters ist in Bild 1 zu sehen. Während des Ladeintervalls (dies ist jener Teil des Schaltzyklus, in dem die Spannung 0 V beträgt) wird Energie in der primärseitigen Induktivität gespeichert.

Sobald der Leistungsschalter abschaltet, fließt die Energie an die Sekundärseite, wo sie im Ausgangskondensator gespeichert und schließlich an den Verbraucher abgegeben wird. Ist der Leistungsübertrager entmagnetisiert, bricht die Drainspannung des FET zusammen und oszilliert um die Eingangsspannung. Nach dem traditionellen Verfahren wird der FET im nächsten Schaltintervall des FET eingeschaltet.

Dies geschieht unabhängig von der Drainspannung, die ihren Minimal- oder Maximalwert haben oder irgendwo dazwischen liegen kann. Die Verluste durch das Schalten dieser Spannung können beträchtlich sein und nicht selten eine Wirkungsgradeinbuße von 2 bis 3 % bewirken. Quasiresonanz-Sperrwandler minimieren die Schaltverluste, indem sie den FET nur dann einschalten, wenn die Drain-Spannung gerade ein Minimum aufweist.

Bild 2: Die Regelung des primärseitigen Spitzenstroms und die Frequenzmodulation ergeben einen höheren Wirkungsgrad über den Ausgangsleistungsbereich.  (Bild: TI) Bild 2: Die Regelung des primärseitigen Spitzenstroms und die Frequenzmodulation ergeben einen höheren Wirkungsgrad in Abhängigkeit von der Ausgangsleistung.

Neuere Regelungsmethoden beschränken sich jedoch nicht nur auf dieses ‚Valley-Switching‘. Bild 2 veranschaulicht, wie zwei Parameter (nämlich die Schaltfrequenz und der primärseitige Spitzenstrom) zum Regeln der Ausgangsspannung variiert werden. Bei voller Leistung wird der Wandler mit maximalem Spitzenstrom und maximaler Schaltfrequenz betrieben. Da sowohl die Ausgangsleistung als auch die Schaltverluste von der Schaltfrequenz des Wandlers abhängen, verläuft der Wirkungsgrad in dieser Betriebsart nahezu flach. Da das Valley Switching nach wie vor genutzt wird, ist die Schaltfrequenz des Wandlers nicht konstant.

Das Einschalten des Leistungs-FET erfolgt jeweils beim Minimum der Drainspannung, was eine durchschnittliche Schaltfrequenz wie in Bild 1 ergibt. Die Schaltfrequenz darf wegen der möglichen Geräuschentwicklung allerdings nicht beliebig reduziert werden, denn das Schalten des Wandlers kann in induktiven Bauelementen und Keramik-Kondensatoren zu hören sein. In vielen Fällen kann ein Absenken der Frequenz unter 10 bis 20 kHz unerwünscht sein, sodass man ein anderes Regelungskonzept vorzieht. Zum Regeln der Ausgangsspannung bei niedriger Ausgangsleistung wird hier bei Erreichen der vorgegebenen Mindestschaltfrequenz der Spitzenstrom im primärseitigen FET geregelt.

Bild 3: Ein fortschrittliches Controller-IC kommt dank primärseitiger Spannungsabtastung ohne Optokoppler aus.  (Bild: TI) Bild 3: Ein fortschrittliches Controller-IC kommt dank primärseitiger Spannungsabtastung ohne Optokoppler aus.

Bild 3 zeigt das typische Schaltbild eines 5-W-Ladegeräts mit universeller Eingangsspannung. Die recht einfache Schaltung benötigt weder eine Referenz noch einen Optokoppler zum Regeln der Ausgangsspannung. Als Rückkoppelinformation wird die an die primäre Bias-Wicklung reflektierte Ausgangsspannung verwendet. Die in Bild 1 gezeigte FET-Drainspannung spiegelt die Bias- und die Ausgangsspannung wieder.

Wenn die Drainspannung ansteigt, wird sie von der Ausgangsspannung zuzüglich der diodenbedingten und ohmschen Spannungsabfälle auf der Sekundärseite bestimmt. Die Drainspannung nimmt linear ab, während die reflektierte Induktivität über die Ausgangsdiode entladen wird. Wenn die Leitphase der Diode endet, entsprechen diese Spannung und die Spannung an der Bias-Wicklung der Ausgangsspannung zuzüglich eines Dioden-Spannungsabfalls. Die um diese reflektierte Spannung gebildete Regelschleife ergibt eine hinreichende Regelgenauigkeit von 3 bis 5 %.

Eine zusätzliche Herausforderung entsteht, wenn die Spannungsregelgenauigkeit von Wandlern dieser Art verbessert werden soll. Da das zu ladende Gerät über ein Kabel angeschlossen ist, kann der Spannungsabfall entlang dieses Kabels bei voller Ausgangsleistung erheblich sein. In der hier vorliegenden Implementierung schätzt der Controller die Ausgangsleistung anhand des Spitzenstroms im Leistungsschalter, sodass die Ausgangsspannung eingestellt werden kann, um den Spannungsabfall entlang des Kabels zu kompensieren.

Bild 4: Eine hohe Schaltfrequenz und fortschrittliche Regelungsmethoden verleihen diesem Offline-Ladegerät für Mobiltelefone minimale Abmessungen und geringste Verluste.  (Bild: TI) Bild 4: Eine hohe Schaltfrequenz und fortschrittliche Regelungsmethoden verleihen diesem Offline-Ladegerät für Mobiltelefone minimale Abmessungen und geringste Verluste. (Bild: TI)

Die reale Umsetzung der Stromversorgungsschaltung ist in Bild 4 zu sehen. Eine hohe Schaltfrequenz und fortschrittliche Regelungsmethoden führen zu erheblichen Verbesserungen gegenüber früheren Steckernetzteilen. Anstatt einer fest vorgegebenen Eingangsspannung ist die Schaltung jetzt für alle gängigen Netzspannungen geeignet, und die früher bei 1 W liegende Leistungsaufnahme ohne Last ist auf unter 30 mW gesunken.

Der vormals im Bereich von 50 % angesiedelte Wirkungsgrad beträgt jetzt mit Diodengleichrichtung ca. 80 % und mit Synchrongleichrichtung mehr als 85 %. Auch die Abmessungen und die Formgestaltung wurden deutlich verbessert.

Mithilfe fortschrittlicher Schaltungstechniken war es somit möglich, die einst recht klobigen Mobiltelefon-Ladegeräte zu unauffälligen, von einem herkömmlichen Stecker kaum zu unterscheidenden Produkten weiterzuentwickeln. Auch die Verlustleistung konnte deutlich verringert werden.

Angesichts der fast zwei Milliarden Mobiltelefone, die jährlich neu in die Hände der Konsumenten gelangen, ergibt dies eine Energieersparnis, die der Kapazität von ein paar Dutzend Kraftwerken entspricht. Genauere Informationen über einige neue Ladegeräte-Designs gibt es auf www.ti.com/pmp4335-ca, www.ti.com/pmp7389-ca und www.ti.com/pmp8286-ca.

A/D-Wandler für hohen Dynamikbereich – Sukzessive Approximation oder Sigma/Delta?

Antwort: Leistungsstarke Signalketten für die Datenerfassung, die in Industrie-, Messtechnik- und Medizingeräten eingesetzt werden, verlangen einen großen Dynamikbereich und hohe Genauigkeit. Der Dynamikbereich eines A/D-Wandlers lässt sich mit einem PGA (Programmable-Gain Amplifier) vergrößern. Alternativ kann man mit mehreren parallel geschalteten ADCs arbeiten und digitale Nachbearbeitung nutzen, um das Ergebnis zu mitteln.

Doch diese Methoden können sich aufgrund von Entwicklungsvorgaben hinsichtlich Leistungsaufnahme, Platzbedarf und Kosten als nicht praktikabel erweisen. Mit Überabtastung (Oversampling) kann ein A/D-Wandler bei niedrigen Kosten einen hohen Dynamikbereich erreichen. Zugleich lassen sich Herausforderungen hinsichtlich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme adressieren.

Überabtastung erfolgt, indem man das Eingangssignal mit einer wesentlich höheren Frequenz als die Nyquist-Frequenz abtastet (die doppelte Signalbandbreite), um das SNR (Signal-to-Noise Ratio) und die effektive Bitzahl (ENOB) zu erhöhen. Wird der A/D-Wandler überabgetastet, verteilt sich das Quantisierungsrauschen so, dass sein größter Teil außerhalb der relevanten Bandbreite liegt. Daraus resultiert ein höherer gesamter Dynamikbereich bei niedrigen Frequenzen. Das Rauschen außerhalb der relevanten Bandbreite kann durch digitale Nachverarbeitung eliminiert werden.

Das OSR (Oversampling Ratio) ist die Abtastrate dividiert durch die Nyquist-Frequenz. Die Verbesserung des Dynamikbereichs (DR) aufgrund von Oversampling ist DR = log2 (OSR) × 3 dB. Zum Beispiel sorgt ein Oversampling des A/D-Wandlers um einen Faktor von 4 für einen um 6 dB höheren Dynamikbereich oder für ein zusätzliches bit an Auflösung.

Oversampling ist in den meisten Sigma/Delta-ADCs mit integrierten Digitalfiltern implementiert, bei denen die Modulator-Taktfrequenz typischerweise 32 bis 256 Mal die Signalbandbreite beträgt. Sigma/Delta-ADCs sind jedoch für Anwendungen nicht geeignet, die ein schnelles Umschalten zwischen den Eingangskanälen verlangen. Die SAR-Architektur weist weder Latenz, noch Pipeline-Verzögerungen auf. Dies ermöglicht sehr schnelle Steuerschleifen und ein schnelles Umschalten zwischen Eingangskanälen. Außerdem erlaubt der hohe Durchsatz der SAR-Architektur Oversampling.

Obwohl beide ADC-Topologien niederfrequente Signale exakt messen können, skaliert der Energieverbrauch eines SAR-A/D-Wandlers mit der Durchsatzrate. Dies reduziert die Leistungsaufnahme um mindestens 50% verglichen mit Sigma/Delta-ADCs, die normalerweise eine feste Menge an Energie verbrauchen. Der 18 Bit SAR-ADC AD7960 mit 5 MSample/s ist ein Beispiel für einen hohen Durchsatz bei linearer Leistungsskalierung.

Der einem SAR-ADC vorgeschaltete Tiefpassfilter minimiert Aliasing und reduziert Rauschen durch Begrenzung der Bandbreite. Das hohe Oversampling-Verhältnis und der Digitalfilter von Sigma/Delta-ADCs minimieren die Antialiasing-Anforderungen an ihren Analogeingängen. Außerdem reduziert Oversampling das Gesamtrauschen. Für weitere Flexibilität kann individuelle Digitalfilterung auch im FPGA durchgeführt werden.

Aufgrund ihres niedrigen Grundrauschens und ihrer hohen Linearität können Hochleistungs-SAR-ADCs eine erhöhte Bandbreite sowie hohe Genauigkeit liefern und diskrete Abtastung ermöglichen. Und das in einem kleinen Zeitfenster, das für schnelle Mess- und Steuerapplikationen erforderlich ist. Ihr hoher Durchsatz sowie der geringe Energieverbrauch und die kleinen Abmessungen helfen Entwicklern, Herausforderungen hinsichtlich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme sowie weitere bei Systemen mit hohen Kanaldichten Anforderungen zu erfüllen. SAR-ADCs bieten auch das niedrigste Grundrauschen, bezogen auf das Vollausschlags-Eingangssignal. Daraus resultiert ein höheres SNR und eine ausgezeichnete Linearität. Doch im Gegensatz zu Sigma/Delta-ADCs können sie nicht 1/f-Rauschen in der Nähe von DC (50/60 Hz) unterdrücken.

SAR- und Sigma/Delta-ADCs bieten jeweils eigene Vor- und Nachteile. Entwickler von Datenerfassungssystemen müssen stets Kompromisse bezüglich Leistungsfähigkeit, Geschwindigkeit, Platzbedarf, Leistung und Kosten eingehen.

Autor: Von Uwe Bröckelmann nach Unterlagen von Analog Devices.