Archiv der Kategorie: EPAP – Datenwandler

Komplett isolierte Strommessung für Solar- und Motor-Applikationen

In der Praxis sieht man häufig Systeme, die auf Hall-Effekt-Sensoren basieren. Wenn keine Gleichströme gemessen werden sollen, werden auch Rogowski-Spulen eingesetzt. Jedes dieser Systeme hat seine Vor- und Nachteile. So ist bei Hall-Effekt basierenden Systemen die Genauigkeit über die Temperatur recht gering (nicht rückgeführte Systeme) oder bei rückgekoppelten Systemen ist der Strombedarf auf der Sekundärseite recht hoch, da die Kompensationswicklung mit einem Strom bis zu 2 A (typische Werte sind 50 bis 300 mA) beaufschlagt wird. Diese Nachteile sind bei der hier vorgestellten Schaltung nicht gegeben. Eine Übersicht über die Vor- und Nachteile der verschiedenen Systeme zeigt Tabelle 1.

Bild 1: Prinzip der Schaltung zur Strommessung(Bild: Analog Devices) Bild 1: Prinzip der Schaltung zur Strommessung (Bild: Analog Devices)

Die Schaltung in Bild 1 benutzt als Sensor einen 1-mΩ-Strommesswiderstand, der einen Messbereich von ±25 A ermöglicht. Über den AD8639, einen Operationsverstärker mit sehr geringem Offset, wird eine Verstärkung von 10 eingestellt. Durch Änderung des Verstärkungsfaktors können auch andere Maximalströme gemessen werden. Der Operationsverstärker stellt zusammen mit dem differentiellen Eingang des Sigma-Delta-Modulators (AD7401A) einen klassischen 3-OP-Instrumentenverstärker dar. Der geringe Offset von 3 µ V und die Drift von 0,01 µV/°C sind ideal für Anwendungen in Solar-Wechselrichtern.

Bild 2: Regelschleife mit Sigma-Delta-Modulator Bild 2: Regelschleife mit Sigma-Delta-Modulator

Der zwischen Verstärker und Modulator angeordnete Tiefpass erster Ordnung hat eine Bandbreite von 1,56 MHz und dient dazu, das Breitband-Rauschen zu reduzieren. Der Modulator wird mit einem externen Takt von 5 bis 20 MHz betrieben und gibt einen kontinuierlichen Datenstrom aus. Der 1-Bit-Datenstrom wird im nachfolgenden DSP oder FPGA durch einen Sinc3 Filter in ein Datenwort konvertiert. Dieser Filter hat eine typische Dezimierungsrate von DR = 256, was eine sehr gute Genauigkeit ergibt (Bild 2).

Bild 3: Regelschleife mit doppeltem Sinc3 Filter Bild 3: Regelschleife mit doppeltem Sinc3 Filter

Dieses Schema kann ohne zusätzliche Hardware noch erweitert werden. Für schnelle Abschaltungen (z.B. bei Überstrom) kann parallel ein Sinc3-Filter mit einer deutlich geringeren Dezimierungsrate (z.B. DR = 8) betrieben werden, der eine geringere Auflösung, aber auch eine geringere Durchlaufzeit besitzt. Diese zweifach aufgebauten Sinc3-Filter sind in den CortexM4-Prozessoren von Analog Devices bereits als Hardware Element integriert (Bild 3).

Die Spannungsversorgung auf der isolierten Seite wird durch Linearregler realisiert. Auf der „heißen“ Seite, die am Leistungsschalter hängt, wird eine isolierte Spannung von 5 V durch den ADuM6000 erzeugt, ein DC/DC-Wandler im SOIC-Gehäuse. Da der Operationsverstärker eine bipolare Versorgung bekommt, werden die 5 V durch einen Inverter (ADM8829) zu –5 V gewandelt. Die beiden Spannungen (±5 V) werden anschließend über rauscharme Linearregler auf ±2,5 V geregelt.

Der Vorteil der Strommessung über isolierte Sigma-Delta-Modulatoren und Strommesswiderstände liegt in der geringen Erwärmung und einem sehr guten thermischen Verhalten (Drift) über einen Bereich von –40 bis 125°C. Die Schaltung ist durch die robuste 1-Bit-Datenübertragung sehr gut für raue Umgebungen geeignet und kann dadurch in größerer Entfernung vom DSP/FPGA platziert werden, als Verfahren mit analogem Ausgang. Durch die geeignete Wahl der Dezimierungsrate (und einem eventuell nachfolgenden Sinc1-Filter) ist eine gute 50/60Hz-Unterdrückung gegeben. Ein weiterer Vorteil dieses Verfahrens sind – je nach Ausführung der Schaltung – die Kosten- und Platzersparnis gegenüber Hall-Effekt basierten Systemen.

A/D-Wandler erholt sich schnell nach Bereichsüberschreitung

Antwort: In der Applikationsschrift AN-835 „Understanding High-Speed ADC Testing and Evaluation“ ist die Erholung eines A/D-Wandlers nach einer Messbereichsüberschreitung als die Zeit definiert, die vergehen muss, damit er sich bis zu seiner spezifizierten Genauigkeit erholt, nachdem sich eine Eingangstransiente von 10 % über dem positiven Vollausschlag auf 10 % über dem negativen Vollausschlag oder von 10 % unter dem negativen Vollausschlag auf 10 % unter dem positiven Vollausschlag bewegt.

In den Anfängen von schnellen A/D-Wandlern wurde „Overrange Recovery“ mit einem Vollausschlag-Impuls getestet, der einen positiven oder negativen Offset von 10 % hatte. Der ADC wurde getestet, um zu sehen, wie viele Samples erforderlich sind, damit er sich von der Überschreitung des Messbereichs erholt. Bei typischen ADC-Eingangsbereichen von mehreren Volt benötigte die Erholung mehrere Taktzyklen. Die aktuelle Generation von GSample/s-A/D-Wandlern spezifiziert eine Erholungszeit von einem oder zwei Taktzyklen. Ein Impuls zur Messung der Erholungszeit zu generieren, ist fast unmöglich. Wie aber lässt sich die Erholungszeit verifizieren?

Bei der Evaluierung eines unserer neuesten 12-Bit-A/D-Wandler mit 2,5 GSample/s sind wir auf eine interessante Möglichkeit gekommen, um den Wandler dazu zu bringen, die Erholzeit nachzuweisen. Bild 1a zeigt das Konzept. Der A/D-Wandler tastet bei seiner vollen Rate von 2,5 GSample/s ab. Und zwar mit einem Analogeingang von 5,000526210 GHz, der Clipping am Eingangsbereich des Wandlers verursacht.

Dies liefert den digitalen Ausgang des Wandlers, der die Alias-Frequenz von der fünften Nyquist-Zone bei 526,210 kHz repräsentiert. Bild 1b zeigt eine vergrößerte Darstellung der Samples, wenn das Alias-Signal zurück in den Bereich kommt. Es überlagert auch den tatsächlichen Analogeingang und zeigt, wie dieser von außerhalb des Messbereichs auf der positiven Seite auf die negative Seite über den Messbereich hinaus und bis knapp zurück in den Bereich auf der positiven Seite in der Zeit zwischen des letzten abgeschnittenen (clipped) Samples und dem ersten Messwert, der zurück im Bereich ist, schwingt.

Wichtig ist, dass das thermische Rauschen des A/D-Wandlers berücksichtigt werden muss. Somit könnte das Rauschen des A/D-Wandlers ein Signal zurück bringen, das sich nur kurz bzw. wenige Codes außerhalb des Messbereichs befand. Genau das haben wir im Labor gesehen. Dies repräsentiert damit sehr gut die Überbereichserholung von A/D-Wandlern in einer sehr stressigen Situation.

Autor: Von Uwe Bröckelmann nach Unterlagen von Analog Devices

Das Routing schneller JESD204B-Verbindungsleitungen

Der serielle Schnittstellenstandard JESD204B für A/D- und D/A-Wandler unterstützt eine maximale Übertragungsgeschwindigkeit von 12,5 GBit/s pro Leitung (Lane Rate). Da bei A/D- und D/A-Wandlern Daten über mehrere JESD204B-Leitungen übertragen werden, kann die Komplexität, die bei der Einhaltung der Signalintegrität entsteht, zur Herausforderung für Systementwickler führen.

Bei einer JESD204B-Schnittstelle verhält sich jeder Übertragungskanal als Tiefpassfilter. Diese Eigenschaft ist auf parasitäre Kapazitäten zurückzuführen, die zwischen den Leiterplattenverbindungen und dem dielektrischen Material des Boards entstehen. Die Transmitter PHY-Kompensationsmethoden (Channel Compensation, Bild 1), bekannt unter den Bezeichnungen Pre-Emphasis und De-Emphasis, bewirken bei der Übertragung von Daten einen annähernd flachen Frequenzverlauf und können das Risiko von Bit-Fehlern verringern.

Pre-Emphasis

Ein normaler, unveränderter Kanal weist eine Eckfrequenz auf, die sich relativ zur Verbindungslänge und je nach Leiterplattenmaterial verändert. Ein Kanal mit Pre-Emphasis hebt hohe Frequenzen an und verhält sich wie ein Hochpassfilter. Durch diese Eigenschaft werden die Verluste, die durch Anheben des Signals über den Nennspannungspegel (Uss) entstehen, kompensiert.

Damit ist das Systemverhalten auf dem Pre-Emphasis-Kanal aufgrund der Verstärkung der hochfrequenten Daten ausgewogen. Ein Kanal mit Pre-Emphasis weist gegenüber einem ohne Pre-Emphasis bei bestimmten Bit-Übergängen ein größeres Signal auf und bewirkt eine HF-Anhebung. Dies schwächt die Einflüsse niederfrequenter Eckfrequenzen ab und ermöglicht die Übertragung von Daten über weitere Distanzen.

De-Emphasis

De-Emphasis normalisiert das Signal, so dass Uss für alle Bit-Breiten gleich bleibt. Dies geht zu Lasten einer niedrigeren Uss bei bestimmten Bit-Übergängen, wie durch eine „Data Look-Ahead“ Methode vorgegeben. Ein Kanal mit De-Emphasis hat eine geringeren Signal-Nennspannungspegel als das Original bei bestimmten Bit-Übergängen.

De-Emphasis kann Inter-Symbol-Interferenzen kompensieren, die bei „Runt Pulses“ auftreten können. Diese neigen dazu, bei einem Augendiagramm die ersten Maskenverletzungen (Mask Violations) zu zeigen.

Equalization

JESD204B Receiver Equalization sorgt für eine HF-Anhebung der Eckfrequenz des Kanals. Pre-Emphasis- und De-Emphasis-Methoden verlangen Kenntnisse bezüglich künftiger Übergänge der eintreffenden Daten, die am PHY-Empfänger nicht zur Verfügung stehen. Stattdessen ist der Equalization-Block am Empfänger ein Hochpassfilter, der die von der Tiefpassfrequenz abhängigen Einflüsse des Kanals kompensiert.

JESD204B-Sender und -Empfänger mit Emphasis und Equalizern können kombiniert werden, um im Gegensatz zur ausschließlichen Nutzung von Emphasis am Sender oder Equalization am Empfänger die Einfügedämpfung gemeinsam auszudehnen.

A/D-Wandler für hohen Dynamikbereich – Sukzessive Approximation oder Sigma/Delta?

Antwort: Leistungsstarke Signalketten für die Datenerfassung, die in Industrie-, Messtechnik- und Medizingeräten eingesetzt werden, verlangen einen großen Dynamikbereich und hohe Genauigkeit. Der Dynamikbereich eines A/D-Wandlers lässt sich mit einem PGA (Programmable-Gain Amplifier) vergrößern. Alternativ kann man mit mehreren parallel geschalteten ADCs arbeiten und digitale Nachbearbeitung nutzen, um das Ergebnis zu mitteln.

Doch diese Methoden können sich aufgrund von Entwicklungsvorgaben hinsichtlich Leistungsaufnahme, Platzbedarf und Kosten als nicht praktikabel erweisen. Mit Überabtastung (Oversampling) kann ein A/D-Wandler bei niedrigen Kosten einen hohen Dynamikbereich erreichen. Zugleich lassen sich Herausforderungen hinsichtlich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme adressieren.

Überabtastung erfolgt, indem man das Eingangssignal mit einer wesentlich höheren Frequenz als die Nyquist-Frequenz abtastet (die doppelte Signalbandbreite), um das SNR (Signal-to-Noise Ratio) und die effektive Bitzahl (ENOB) zu erhöhen. Wird der A/D-Wandler überabgetastet, verteilt sich das Quantisierungsrauschen so, dass sein größter Teil außerhalb der relevanten Bandbreite liegt. Daraus resultiert ein höherer gesamter Dynamikbereich bei niedrigen Frequenzen. Das Rauschen außerhalb der relevanten Bandbreite kann durch digitale Nachverarbeitung eliminiert werden.

Das OSR (Oversampling Ratio) ist die Abtastrate dividiert durch die Nyquist-Frequenz. Die Verbesserung des Dynamikbereichs (DR) aufgrund von Oversampling ist DR = log2 (OSR) × 3 dB. Zum Beispiel sorgt ein Oversampling des A/D-Wandlers um einen Faktor von 4 für einen um 6 dB höheren Dynamikbereich oder für ein zusätzliches bit an Auflösung.

Oversampling ist in den meisten Sigma/Delta-ADCs mit integrierten Digitalfiltern implementiert, bei denen die Modulator-Taktfrequenz typischerweise 32 bis 256 Mal die Signalbandbreite beträgt. Sigma/Delta-ADCs sind jedoch für Anwendungen nicht geeignet, die ein schnelles Umschalten zwischen den Eingangskanälen verlangen. Die SAR-Architektur weist weder Latenz, noch Pipeline-Verzögerungen auf. Dies ermöglicht sehr schnelle Steuerschleifen und ein schnelles Umschalten zwischen Eingangskanälen. Außerdem erlaubt der hohe Durchsatz der SAR-Architektur Oversampling.

Obwohl beide ADC-Topologien niederfrequente Signale exakt messen können, skaliert der Energieverbrauch eines SAR-A/D-Wandlers mit der Durchsatzrate. Dies reduziert die Leistungsaufnahme um mindestens 50% verglichen mit Sigma/Delta-ADCs, die normalerweise eine feste Menge an Energie verbrauchen. Der 18 Bit SAR-ADC AD7960 mit 5 MSample/s ist ein Beispiel für einen hohen Durchsatz bei linearer Leistungsskalierung.

Der einem SAR-ADC vorgeschaltete Tiefpassfilter minimiert Aliasing und reduziert Rauschen durch Begrenzung der Bandbreite. Das hohe Oversampling-Verhältnis und der Digitalfilter von Sigma/Delta-ADCs minimieren die Antialiasing-Anforderungen an ihren Analogeingängen. Außerdem reduziert Oversampling das Gesamtrauschen. Für weitere Flexibilität kann individuelle Digitalfilterung auch im FPGA durchgeführt werden.

Aufgrund ihres niedrigen Grundrauschens und ihrer hohen Linearität können Hochleistungs-SAR-ADCs eine erhöhte Bandbreite sowie hohe Genauigkeit liefern und diskrete Abtastung ermöglichen. Und das in einem kleinen Zeitfenster, das für schnelle Mess- und Steuerapplikationen erforderlich ist. Ihr hoher Durchsatz sowie der geringe Energieverbrauch und die kleinen Abmessungen helfen Entwicklern, Herausforderungen hinsichtlich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme sowie weitere bei Systemen mit hohen Kanaldichten Anforderungen zu erfüllen. SAR-ADCs bieten auch das niedrigste Grundrauschen, bezogen auf das Vollausschlags-Eingangssignal. Daraus resultiert ein höheres SNR und eine ausgezeichnete Linearität. Doch im Gegensatz zu Sigma/Delta-ADCs können sie nicht 1/f-Rauschen in der Nähe von DC (50/60 Hz) unterdrücken.

SAR- und Sigma/Delta-ADCs bieten jeweils eigene Vor- und Nachteile. Entwickler von Datenerfassungssystemen müssen stets Kompromisse bezüglich Leistungsfähigkeit, Geschwindigkeit, Platzbedarf, Leistung und Kosten eingehen.

Autor: Von Uwe Bröckelmann nach Unterlagen von Analog Devices.

Spannungsreferenz mit zwei Ausgängen

Bild 1: Prinzipschaltung für Erzeugung von Uref/2(Bild: ADI) Bild 1: Prinzipschaltung für Erzeugung von Uref/2 (Bild: ADI)

Die meisten Referenzen haben jedoch nur eine feste Ausgangsspannung, was für viele Anwendungen ausreichend ist. Es gibt aber auch Anwendungen, in denen man eine zweite Referenzspannung benötigt, die den halben Betrag der eigentlichen Referenz aufweist. Dies ist zum Beispiel bei differenziellen Treiberbausteinen der Fall, bei denen der A/D-Wandler nicht die Common-Mode-Spannung für den Treiber zur Verfügung stellt. Eine einfache Möglichkeit, diese Referenzspannung zu realisieren, ist in Bild 1 dargestellt.

Die Schaltung besteht aus einer sogenannten „Ultralow Noise XFET (eXtra implanted junction FET) Voltage Reference“ vom Typ ADR431 mit einer Referenzspannung von 2,5 V. Die Referenz kann bis zu 30 mA treiben und arbeitet als Senke bis 20 mA. Wichtige Parameter sind unter anderem die Genauigkeit, der Temperaturkoeffizient und das Rauschen.

In der in Bild 1 gezeigten Schaltung wird ein präziser Differenzverstärker (AD8274) mit integrierten Widerständen als nicht invertierender Verstärker in der Konfiguration G=0,5 eingesetzt. Die integrierten Widerstände sind dafür verantwortlich, dass der Temperaturkoeffizient nur maximal 2 ppm/°C beträgt. Dieser Verstärker halbiert die Eingangsspannung und erzeugt damit eine Spannung, die eine vergleichbare Qualität wie die Referenzspannung aus dem ADR431 besitzt.

Der Referenzeingang eines SAR-ADC stellt für die Referenzspannungsquelle eine dynamische, kapazitive Last dar. Die Frequenz berechnet sich aus der Anzahl der zu wandelnden Bits multipliziert mit der Abtastfrequenz des Wandlers. Das Bit mit der höchsten Wertigkeit (MSB, most significant bit) benötigt hier den größten Strom.

Bild 2: Prinzip einer XFET-Referenz (Bild: ADI)
Bild 2: Prinzip einer XFET-Referenz (Bild: ADI)

Aus diesem Grund sollte eine Bandgap- oder XFET-Referenz, die einen internen Puffer-Verstärker besitzen kann, gewählt werden. Alternativ kann ein externer Operationsverstärker zum Einsatz kommen.

Das Ziel ist es einen maximalen Spannungseinbruch der Referenz von der Hälfte des kleinsten Bits (LSB, least significant bit) zu erreichen. Die Bandbreite des Operationsverstärkers sollte mindestens sein:

Bandbreite (G=1) = Wandelrate * Auflösung

Wichtige Eigenschaften für einen Puffer sind: Er muss mit einer Verstärkung von 1 stabil betrieben werden können (Spannungsfolger), er muss große kapazitive Lasten treiben können (in der Regel größer als 1000 pF) und er sollte eine niedrige Ausgangsimpedanz über den nötigen Frequenzbereich besitzen.

Tabelle 1: Parameter der Referenz ADR431 und des Differenzverstärkers AD8274
Tabelle 1: Parameter der Referenz ADR431 und des Differenzverstärkers AD8274

Die ADR431 kann hohe kapazitive Lasten treiben, allerdings sollte dann eine externe Kompensation erfolgen, um das Rauschen bei höheren Frequenzen zu minimieren. Empfohlene Werte für R und C sind 82 kOhm in Reihe mit 10 nF von Pin7 (Comp) zum Ausgang (Pin6). Mit diesen Werten lassen sich kapazitive Lasten bis zu 50 µF treiben, ohne eine wesentliche Verschlechterung der Ausgangsspannung zu erzielen.

Noch ein Wort zur Langzeitdrift. Offset und Temperaturkoeffizient können mit einer einmaligen Kalibrierung minimiert werden; bei der Langzeitdrift sind zyklische Kalibrierungen nötig. Die Referenz ADR431 hat eine Langzeitdrift von 40 ppm (über 1000 Stunden). Die ersten 200 Stunden ändert sich der Wert am stärksten, danach sind die Änderungen relativ gering.

Die weiteren Änderungen können in beide Richtungen gehen, d.h. ins Positive und ins Negative. Ein grobe Faustformel besagt, die Änderung der nächsten 1000 Stunden sind geringer als ein Viertel der Änderungen des vorangegangenen Zeitraums, die Referenz wird „ruhiger“.

Programmierbarer ADC-Eingangsbereich bietet Systemvorteile

Antwort: Während bei älteren schnellen A/D-Wandlern die externe Referenzspannung eingestellt werden musste, um den analogen Eingangsbereich zu ändern, verfügen die meisten neuen Schaltungen über programmierbare oder einstellbare Eingangsbereiche. Über einen einfachen Registereintrag lässt sich zum Beispiel der Bereich von 1 bis 2 Vss in Stufen von 100 mV programmieren. Bei den meisten Bauteilen ist der Eingangsbereich standardmäßig auf den Maximalwert eingestellt, da dies das Signal/Rausch-Verhältnis (SNR) maximiert. Das Rauschen, normalerweise dominiert vom eigenen thermischen Rauschen des Wandlers, ändert sich nicht, wenn der Eingangsbereich eingestellt wird. Eine Maximierung des Eingangsbereichs maximiert auch das SNR.

Gelegentlich wirft ein Ingenieur einen Blick in das Datenblatt und fragt, warum man den Bereich einstellen möchte, obwohl der Nutzen eines reduzierten Bereichs nicht klar ist. Diese Frage ist berechtigt. Denn der reduzierte Signalbereich bietet keinen wesentlichen Kompromiss im Hinblick auf die anderen Wandlerspezifikationen. Man kann erwarten, dass sich bei einem niedrigeren Signalhub der Grad der Verzerrung verbessert. Genauso, wie es bei Operationsverstärkern oder anderen linearen Bauteilen der Fall wäre. Die Verbesserung ist bei einem A/D-Wandler normalerweise nicht sehr groß, speziell nicht in der Nähe des Vollausschlags, wo die Nichtlinearität des Wandlers seine Verzerrung dominiert.

Ein Beispiel. Für den 250 MSample/s schnellen 16 Bit-ADC AD9467 gibt es typische Performance-Spezifikationen für Eingangsbereiche von 2 und 2,5 Vss. Eine Reduzierung des Eingangsbereichs senkt das SNR um 1,7 dB, während sich der störungsfreie Dynamikbereich (SFDR) in der ersten Nyquist-Zone um 1 oder 2 dB erhöht.

Die Reduzierung des SNR um 1,7 dB für 1 bis 2 dB Verzerrung klingt zwar ähnlich, doch die Störung befindet sich bei einer diskreten Frequenz in der Nyquist-Zone, während das niedrigere SNR das durchschnittliche Grundrauschen über die gesamte Nyquist-Zone anhebt. Eine Verbesserung um 1 oder 2 dB bei einer diskreten Frequenz kann in den meisten Anwendungen vernachlässigt werden, während die Absenkung um 1,7 dB über das gesamte Nutzfrequenzband wesentlich sein kann.

Warum also SNR einbüßen, wenn man nichts davon hat? O.k., der Wandler ist nur ein Teil des Puzzles auf Systemebene. Bei der Budgetierung von Kosten, Leistungsfähigkeit und Verlustleistung für das Gesamtsystem bedeutet der kleinere Signalbereich, dass Upstream des A/D-Wandlers 1,7 dB weniger Verstärkung erforderlich sind und dies vielleicht erlaubt, einen Operationsverstärker mit niedrigerem Verstärkungs/Bandbreiten-Produkt einzusetzen. Falls die verschlechterten Rauscheigenschaften des Wandlers akzeptabel sind, lässt sich vielleicht an einer anderen Stelle im System eine Verbesserungsmöglichkeit finden.

Autor: Von Uwe Bröckelmann nach Unterlagen von Analog Devices.

SAR- statt Sigma-Delta-A/D-Wandler für hohen Dynamikbereich

SAR- und Sigma-Delta-ADCs haben jeweils eigene Vor- und Nachteile. Somit müssen Entwickler von Datenerfassungssystemen stets Kompromisse hinsichtlich Leistungsfähigkeit, Geschwindigkeit, Platzbedarf, Leistungsaufnahme und Kosten eingehen.

Leistungsfähige Signalerfassung in Geräten der Industrie, Mess- und Medizintechnik muss einen hohen Dynamikbereich aufweisen und genaue Messungen ermöglichen. Der Dynamikbereich eines A/D-Wandlers lässt sich mit einem zusätzlichen programmierbaren Verstärker oder durch mehrere parallel geschaltete A/D-Wandler erhöhen.

Dabei wird mit digitaler Nachverarbeitung der Mittelwert des Messergebnisses gebildet. Diese Methoden können sich jedoch aufgrund von Vorgaben hinsichtlich Energieverbrauch, Platzbedarf und Kosten als weniger praktikabel erweisen. Mit einer Überabtastung (Oversampling)kann ein A/D-Wandler einen hohen Dynamikbereich bei geringen Kosten erreichen. Zugleich lassen sich Herausforderungen bezüglich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme lösen.

Beim Überabtasten wird das Eingangssignal mit einer wesentlich höheren als der Nyquist-Frequenz (doppelte Signalbandbreite) abgetastet, um das Signal/Rausch-Verhältnis (SNR) und die effektive Bit-Anzahl (ENOB) zu erhöhen. Bei Überabtastung eines A/D-Wandlers wird das Quantisierungsrauschen so verteilt, dass sich sein größter Teil außerhalb der zu interessierenden Bandbreite befindet. Daraus resultiert ein erhöhter Dynamikbereich bei niedrigen Frequenzen.

Bild 1: Oversampling eines Nyquist-Wandlers (Bild: Analog Devices)
Bild 1: Oversampling eines Nyquist-Wandlers

Das Rauschen außerhalb der interessierenden Bandbreite lässt sich mit digitaler Nachverarbeitung eliminieren (Bild 1). Das Oversampling-Verhältnis (OSR) ist die Abtastrate, dividiert durch die Nyquist-Frequenz. Die Verbesserung des Dynamikbereichs (ΔDR) aufgrund von Oversampling ist ΔDR = log2 (OSR) 3 dB. Zum Beispiel ergibt sich bei einer Überabtastung des A/D-Wandlers mit einem Faktor 4 ein 6 dB größerer Dynamikbereich oder ein zusätzliches Bit an Auflösung.

Oversampling ist im Prinzip in den meisten Sigma-Delta-A/D-Wandlern mit integrierten Digitalfiltern enthalten. Die Modulator-Taktfrequenz ist normalerweise 32 bis 256 Mal höher als die Signalbandbreite. Der Einsatz von Sigma-Delta-ADC ist jedoch auf Anwendungen begrenzt, die kein schnelles Umschalten zwischen Eingangskanälen verlangen.

Die SAR-Architektur weist keine Latenz- oder Pipeline-Verzögerungen auf und ermöglicht so schnelle Regelschleifen und schnelles Umschalten zwischen Eingangskanälen. Wegen des hohen Datendurchsatzes ist auch Oversampling möglich.

Obwohl beide A/D-Wandler-Topologien niederfrequente Signale genau messen können, verändert sich die Leistungsaufnahme eines SAR-ADC linear mit dem Durchsatz. Dies reduziert den Energieverbrauch um mindestens 50% gegenüber Sigma-Delta-Wandlern, die normalerweise eine konstante Leistung aufnehmen. Das 5 MSample/s schnelle 18-Bit-SAR-Modell AD7960 von Analog Devices ist ein Beispiel für hohen Durchsatz mit linearer Änderung der Leistungsaufnahme.

Ein vor einen SAR-ADC geschaltetes Tiefpassfilter minimiert Aliasing und reduziert Rauschen, indem es die Bandbreite begrenzt. Das hohe Oversampling-Verhältnis und die Digitalfilter von Sigma-Delta-Wandlern minimieren die Anti-Aliasing-Anforderungen an den Analogeingängen. Oversampling reduziert das Gesamtrauschen. Für erhöhte Flexibilität kann eine individuelle Digitalfilterung auch in einem FPGA erfolgen.

Aufgrund ihres niedrigen Grundrauschens und ihrer hohen Linearität können hochleistungsfähige SAR-A/D-Wandler eine höhere Bandbreite und eine hohe Genauigkeit erreichen. Außerdem ermöglichen sie eine diskrete Abtastung in einem schmalen Zeitfenster, das in schnellen Mess- und Steuerungsanwendungen erforderlich ist.

Wegen ihrer Eigenschaften wie hoher Durchsatz, geringe Leistungsaufnahme und kleine Abmessungen können Entwickler mit hochleistungsfähigen SAR-A/D-Wandlern die üblichen Anforderungen von Systemen mit hoher Kanaldichte erfüllen. Dazu gehören zum Beispiel geringer Platzbedarf, geringe Wärmeentwicklung, niedrige Leistungsaufnahme und andere Herausforderungen.

SAR-ADC bieten auch das niedrigste Grundrauschen relativ zum Vollausschlag-Eingangssignal. Daraus resultieren ein höheres SNR und eine ausgezeichnete Linearität. Gegenüber Sigma-Delta-ADCs können sie jedoch kein 1/f-Rauschen in der Nähe von DC (50/60 Hz) unterdrücken.

Messsystem mit 16-Bit-Auflösung für industrielle Signalpegel

Die typischen Signalpegel in der Industrie sind immer noch die sogenannten Normsignale, auch Einheitssignal genannt. Neben pneumatischen Druck- und ratiometrischen Spannungssignalen werden in diesem Beitrag zwei Signale betrachtet, das Stromsignal nach DIN IEC 60381-1 und das Spannungssignal nach DIN IEC 60381-2.

Beide Signale gibt es mit einem „Standard“ Nullpunkt und mit spannungs- bzw. stromführenden Nullpunkt (live zero). Die beiden letztgenannten haben den Vorteil der Drahtbrucherkennung integriert. Die am meisten benutzten Bereiche sind 0 bis 20 mA (4 bis 20 mA) und 0 bis 10 V (2 bis 10 V).

Bild 1: Beispiel für ein Datenerfassungssystem (Bild: ADI)
Bild 1: Beispiel für ein Datenerfassungssystem

Die Schaltung in Bild 1 zeigt ein sogenanntes DAS (Data Acquisition System; Datenerfassungssystem) mit einem Eingangsspannungsbereich bis zu ±24,576 V. Dadurch ist es möglich, ein System zu realisieren, das mit geringem Aufwand die oben erwähnten Normsignale messen kann.

Der Baustein ADAS3022 benötigt drei verschiedene Spannungen: ±15 V für das analoge Frontend sowie +5 V für die analoge und digitale Versorgung des Wandlers. Das Interface kann mit 5 V betrieben werden, bei Bedarf kann es auch mit einer eigenen Versorgung bis hinunter zu 1,8 V benutzt werden.

Zum Erzeugen der Spannung für das analoge Frontend dient im Beispiel ein ADP1613 in einer „SEPIC-CUK-Topologie“. Dadurch ist es möglich, das oben gezeigte System für Eingangsspannungen von 2,3 bis 60 V zu nutzen. Die Schaltung bedarf beim Betrieb mit höheren Spannungen einer gewissen Modifikation, was mit der kostenlosen Software „ADIsimPower“ recht einfach möglich ist.

Wird, wie im Beispiel, eine 5-V-Versorgungsspannung benutzt, entfällt ein Abwärtswandler, der sonst die Spannung für die analoge und digitale Versorgung des ADAS3022 erzeugen würde. Der ADP1613 wurde ausgewählt, weil die geringe Spannungswelligkeit der Schaltung eine hohe Genauigkeit der Wandlung von Spannungen bis ±24,576 V bei einer integralen Nichtlinearität (INL) von maximal ±2 LSB bzw. typisch ±0,5 LSB differenzieller Nichtlinearität (DNL) garantiert.

Der Baustein besitzt eine interne Referenz-Spannungsquelle, kann aber bei Bedarf auch mit einer externen Referenzspannung betrieben werden. In diesem Fall empfiehlt sich der Einsatz eines Referenz-Pufferverstärkers, im Beispiel ist dies der AD8031.

Dieser Verstärker eignet sich, weil er große kapazitive Lasten bei gleichzeitig hoher Bandbreite treiben kann. Auf den Einsatz eines Pufferverstärkers kann durch die sehr hohe Eingangsimpedanz der Eingangsstufe des Wandlers von 500 MΩ verzichtet werden. Auch die hohe Gleichtaktunterdrückung lässt die Schaltung ohne einen vorgeschalteten Instrumentenverstärker auskommen.

Flexible Konfiguration deckt viele Anwendungsbereiche ab

Bild 2: Konfiguration des PGIA für verschiedene Eingangssignale (Bild: ADI)
Bild 2: Konfiguration des PGIA für verschiedene Eingangssignale

Durch seine flexible Konfiguration der Eingänge können sehr viele Anwendungsfälle abgedeckt werden, z.B. acht massebezogene Eingänge (der Bezugspunkt ist der Pin COM), vier differentielle Eingänge oder eine Kombination aus beiden Konfigurationen. Dabei ist es natürlich möglich, für jeden Kanal eine eigene Verstärkung im PGIA (programmierbarer Instrumentenverstärker) einzustellen.

Das Beispiel in Bild 2 zeigt einen typischen Anwendungsfall aus der Industrie. Die beiden Spannungen an IN0/IN1 und IN6/IN7 werden differenziell gemessen, alle anderen Spannungen und Ströme sind bezogen auf Masse (COM).

Einen leichten Einstieg ermöglichen entsprechende Entwicklungsboards der vorgestellten Bausteine. Die mitgelieferte Benutzeroberfläche lässt den Anwender die Bausteine auf dem Labortisch vom Computer aus testen. Aber auch die Integration in eine eigene Schaltung ist durch den 96poligen Standard-Steckverbinder einfach möglich.

Tabelle 1: Beispiel für die Konfiguration aus Bild 2
Tabelle 1: Beispiel für die Konfiguration aus Bild 2

 

 

 

 

 

 

Saubere Versorgung einer HV-PLL aus einer 5-V-Quelle

Mit der Verfügbarkeit von schnellen A/D-Wandlern werden Direct Conversion Receiver immer populärer. Um eine hohe Dynamik der Übertragungsfrequenz zu erreichen, wird eine PLL mit hoher Steuerspannung und ein VCO verwendet. Wir stellen eine derartige Schaltung vor.

PLLs (Phasenregelschleifen, Phase Locked Loops) werden für die Takterzeugung in Sende- und Empfangsschaltungen benutzt, um die gewünschte Sende- bzw. Empfangsfrequenz auszuwählen. In diesen Anwendungen haben sie sich seit Jahren bewährt. Mit der Verfügbarkeit von schnellen A/D-Wandlern im Gigasample-Bereich, wie dem zweikanaligen Wandler AD9680 oder dem AD9625 (2,5 GSample/s), werden sogenannte Direct Conversion Receiver, auch Zero IF genannt, immer populärer. Durch die hohe Bandbreite der A/D-Wandler lassen sich sehr große Datenmengen übertragen.

In vielen Bereichen wird jedoch auch eine hohe Dynamik der Übertragungsfrequenz gefordert. Eine Möglichkeit, diese zu erreichen, ist der Einsatz einer PLL mit hoher Steuerspannung und einem entsprechenden VCO (Spannungsgesteuerter Oszillator / voltage controlled oscillator).

Die Schaltung

Bild 1: Aufwärtswandler für die Versorgung der PLL (vereinfacht) (Bild: ADI)
Bild 1: Aufwärtswandler für die Versorgung der PLL (vereinfacht)

In Bild 1 ist eine entsprechende Schaltung abgebildet. Sie besteht aus der Spannungsversorgung basierend auf einem Aufwärtswandler (Boost Converter) und einem rauscharmen Linearregler (Low Noise LDO). Die PLL ist mit einem passiven Filter kombiniert, was gegenüber einem aktiven Filter die Anzahl der Bauteile reduziert und für geringere Störungen und Phasenrauschen sorgt. Dazu ist es jedoch nötig, einen großen Bereich für die Steuerspannung des VCO zur Verfügung zu haben.

Die Lösung ist die PLL ADF4150HV, die mit Spannungen bis zu 30 V betrieben werden kann und so den VCO im Bereich von 1 bis 29 V präzise steuern kann. Dadurch wird ein Frequenzbereich von 35 MHz bis 2 GHz abgedeckt. Diesen Bereich kann man mit einem entsprechendem VCO und einem Vorteiler (ADF5001) auf bis zu 12 GHz erweitern.

Bild 2: Direct Conversion Receiver (Analog Devices)
Bild 2: Direct Conversion Receiver

Um die optimale Leistung aus der PLL zu bekommen, muss die Versorgungsspannung entsprechend gut sein. Im Schaltungsbeispiel stehen als Versorgung 5 V zur Verfügung, die mit einem LDO auf die 3,3 V zur Versorgung der PLL geregelt werden. Der verwendete ADP150 ist mit einem Spannungsrauschen von 9 µVeff eine gute Wahl. Optimiert werden kann die Versorgung durch Verwenden eines ADM7150, dessen Rauschen bei 1 µVeff liegt.

Für die Erzeugung der 28 V wird der ADP1613 in einer Aufwärtswandler-Schaltung benutzt. Der Baustein kann mit 650 kHz oder 1,3 MHz betrieben werden, was die Möglichkeit zur einfachen Filterung bietet und gleichzeitig schnelle Transienten ausregeln kann. Die Schaltfrequenz sollte größer als 1 MHz sein, da der Schleifenfilter der PLL diese verringern oder sogar unterdrücken kann.

Bild 3: Eingabemaske ADIsimPower (Analog Devices)
Bild 3: Eingabemaske ADIsimPower

Das Erarbeiten der Schaltung für den ADP1613 wird durch das Werkzeug ADIsimPower deutlich vereinfacht. In Bild 3 ist die Eingabemaske für ADIsimPower dargestellt. Es werden 5 V ±10% für die Eingangsspannung eingegeben, als Ausgangspannung wird 28 V eingetragen bei einem maximalen Strom von 10 mA. Wichtig für die Versorgung der PLL sind die zusätzlichen Angaben von 0,2% Ausgangsspannungsripple und 1% Ausganspannungsstufenfehler sowie der Haken beim Rauschfilter. Die Ausgabe des Tools sieht etwa so wie die Schaltung in Bild 1 aus.

Passives Schleifenfilter

Durch die Benutzung der HV-PLL, die es ermöglicht, den VCO direkt zu treiben, kann ein passives Schleifenfilter benutzt werden. Ein aktives Schleifenfilter wird benutzt, wenn die PLL nur eine Steuerspannung von 5 V (Standard) zur Verfügung stellt. Bei dieser Art Filter wird der eingesetzte Operationsverstärker mit der entsprechend hohen Spannung versorgt. Das passive Filter hat eine um etwa 40 dB bessere Störunterdrückung als das aktive Filter.

Variationsmöglichkeiten

Die Schaltung aus Bild 1 kann auch mit 15 V betrieben werden. Dabei muss ein Vorregler für den ADP150 geschaltet werden (z.B. ADP7104), der gleiche Typ kann auch für die Versorgung des VCO (12 V am Pin VVCO) benutzt werden. In diesem Fall muss die Eingangsspannung 1 V über der VCO-Versorgung liegen, damit der ADP7104 einen ausreichenden Regelbereich hat, um eine Spannung mit geringem Rauschen zur Verfügung zu stellen.

16-Bit-DAC mit Referenz und Puffer und einer Linearität von ±1 LSB

Die Nutzung eines externen Puffers in einer Digital-zu-Analog-Wandlung kann verschiedene Gründe haben. Mit dem Puffer kann man z.B. höhere Ströme oder größere Kapazitäten treiben. Die Schaltung in Bild 1 zeigt einen 16 Bit D/A-Wandler mit ±1 LSB (Least Significant Bit – niederwertigstes Bit), der mit nur einer Versorgungsspannung auskommt, gefolgt von einem Verstärker ohne die sogenannte „crossover distortion“. Diese Nichtlinearität ist häufig bei konventionellen Rail-to-Rail-Verstärkern zu finden und verschlechtert die Linearität um bis zu 5 LSB.

Die Schaltung in Bild 1 eignet sich durch den niedrigen Energiebedarf von etwa 25 mW bei einer Versorgung von 6 V sehr gut für Anwendungen in der Automatisierungstechnik oder für Batterie betriebene Geräte. In der beschriebenen Schaltung wird ein nicht gepufferter D/A-Wandler (AD5541A) direkt aus einer vorgeschalteten Referenzspannungsquelle (ADR4550) versorgt. Diese 5 V dienen gleichzeitig als Referenzspannung für den D/A-Wandler und als Versorgungsspannung für den Puffer (ADA4500-2).Optional kann der D/A-Wandler mit einer zusätzlichen, geringeren Spannung für die serielle Schnittstelle versorgt werden.

Die Referenz darf mit einer Spannung im Bereich von 5,1 bis 15 V betrieben werden und liefert einen Ausgangsstrom bis zu 10 mA, was bei einem Gesamtstrom von etwa 4 mA mehr als ausreichend ist. Da Referenz und Versorgung des D/A-Wandlers aus derselben Spannung gespeist werden, ist als Puffer ein Rail-to-Rail-Verstärker Pflicht. Für die gegebene Konfiguration mit der 5-V-Referenz ergibt sich eine Spannung von 76,3 µV pro LSB, was 0,0015% des vollen Spannungsbereiches oder 15 ppm entspricht.

Deshalb sollte die Referenz so nahe wie möglich an dem REF-Pin des D/A-Wandlers platziert werden, da 2,5 mm Leiterbahn mit 1 mm Bahnbreite einen Widerstand bei Raumtemperatur von ca. 100 mΩ besitzt. Damit fallen bei 4 mA schon 400 µV ab. Ebenso hat der Verstärker einen Offset von etwa 120 µV. Um diese Anfangsfehler zu beseitigen, sollte die Schaltung kalibriert werden.

Bild 2: INL bei Verwendung eines Standard Rail-to-Rail Verstärkers
Quelle: Analog Devices
Bild 2: INL bei Verwendung eines Standard Rail-to-Rail Verstärkers

Was macht den ADA4500-2 nun zum idealen Treiber für einen D/A-Wandler? Die meisten Rail-to-Rail-Verstärker haben zwei differenzielle N- und P-Transistorpaare, die in der Regel bei etwa 1 V unter der Versorgungsspannung umschalten, was zu einem geringen Spannungssprung führt. Dieser Sprung verursacht bei der Verwendung als DAC-Puffer eine Verschlechterung der Linearität. Dieser Effekt tritt im konkreten Beispiel bei etwa 1,7 V unter der Versorgungsspannung auf und wird in Bild 2 dargestellt.

Der ADA4500-2 kommt mit einem einzigen Transistorpaar am Eingang aus, da er intern eine Ladungspumpe nutzt, um die Versorgungsspannung der Transistoren anzuheben. Damit entfällt das Umschalten zwischen den beiden Paaren und somit auch die dadurch resultierende Änderung im Offset des Verstärkers. Das Ergebnis über die komplette Signalkette ist in Bild 3 dargestellt. Die maximale Nichtlinearität liegt hier unter ±0,4 LSB.

Variationen der Schaltung

Bild 3: 3 INL mit dem ADA4500-2 (Analog Devices) Bild 3: 3 INL mit dem ADA4500-2

Die gezeigte Schaltung ist für Aktualisierungsraten von 1 µs ausgelegt. Eine stromsparendere Version ist mit der Familie ADA4505 möglich, wobei die Bandbreite auf weniger als 50 kHz reduziert wird. Der Strombedarf reduziert sich etwa um den Faktor 100. Für eine bipolare Ausgangsspannung eignet sich der D/A-Wandler AD5542A.

Eine andere Variante ist die Benutzung einer 2,5-V-Referenz, was den Nachteil eines reduzierten Ausgangsspannungsbereiches bedeutet. In diesem Fall wird der Bereich der Ausgangsspannung in den nicht kritischen Bereich des Operationsverstärkers gelegt. Ebenso kann der Operationsverstärker mit einer höheren Spannung (z.B. ±12 V) betrieben werden, um dem Operationsverstärker einen genügend großen Arbeitsbereich zur Verfügung zu stellen.

Abschließend noch ein Wort zum Layout. Um aus der Schaltung die maximal mögliche Genauigkeit zu erhalten, muss ein analoges und ein digitales Massepotenzial verwendet werden, die am D/A-Wandler zusammengeführt werden.

Alle Bypass-Kondensatoren sollten dicht an den entsprechenden Versorgungsanschlüssen der Bauteile positioniert werden. Die Serienwiderstände und -induktivitäten der Keramikkondensatoren sollten gering sein, um die Transienten durch geringe Impedanz zur Masse zu minimieren.