Archiv der Kategorie: HF-Bausteine

Crest-Faktor und Spitzenwerte von HF-Signalen messen

Eine auf hohe Geschwindigkeit, geringen Stromverbrauch und eine unipolare Versorgungsspannung von 3,3 V optimierte Schaltung misst den Crest-Faktor sowie Spitzen- und Effektivwert von HF-Signalen.

Die Schaltung in Bild 1 misst den Spitzen- und Effektivwert von Leistung bei HF-Frequenzen von 450 MHz bis 6 GHz in einem Bereich von etwa 45 dB. Die Messergebnisse werden in differentielle Signale gewandelt, um Rauschanteile zu beseitigen. Bereitgestellt werden die Messergebnisse als digitale Informationen am Ausgang eines 12-Bit-SAR-A/D-Wandlers mit serieller Schnittstelle und integrierter Referenz. Eine einfache Zweipunkte-Kalibrierung wird im digitalen Bereich durchgeführt.

Bild 1: Stromsparende Schaltung zur schnellen Messung von Crest-Faktor, Spitzen- und Effektivwert von HF-Signalen (vereinfachte Blockschaltung; gezeigt sind nicht alle Verbindungen und auch nicht die Entkopplung) Bild 1: Stromsparende Schaltung zur schnellen Messung von Crest-Faktor, Spitzen- und Effektivwert von HF-Signalen (vereinfachte Blockschaltung; gezeigt sind nicht alle Verbindungen und auch nicht die Entkopplung)

Der ADL5502 ist ein Effektivwert-Leistungsdetektor in Kombination mit einem Hüllkurvendetektor zur genauen Ermittlung des Crest-Faktors eines modulierten Signals. Das Bauteil kann in HF-Empfänger- und Transmitter-Signalketten von 450 MHz bis 6 GHz mit Hüllkurvenbandbreiten über 10 MHz verwendet werden. Über die Peak-Hold-Funktion lassen sich mit A/D-Wandlern mit relativ niedrigen Abtastraten kurze Signalspitzen in der Hüllkurve erfassen. Die Stromaufnahme beträgt 3 mA bei 3 V.

Der ADA4891-4 ist ein schneller, vierkanaliger CMOS-Verstärker mit hoher Leistungsfähigkeit zu einem attraktiven Preis. Die Stromaufnahme des Bauteils beträgt 4,4 mA/Verstärker an 3 V. Der Verstärker weist die Fähigkeiten einer echten unipolaren Spannungsversorgung auf und bietet einen Eingangsspannungsbereich, der 300 mV unter der negativen Versorgungsspannung liegt.

Aufgrund der Rail-to-Rail-Ausgangsstufe erstreckt sich die Ausgangsspannung von 50 mV über der negativen Versorgungsspannung bis 50 mV unter der positiven Versorgungsspannung. Dies gewährleistet einen maximalen Dynamikbereich. Geringe Verzerrungen und kurze Einschwingzeiten prädestinieren den ADA4891-4 für diese Anwendung.

Der AD7266 ist ein schneller, zweikanaliger 12-Bit-SAR-A/D-Wandler mit geringem Stromverbrauch. Das Bauteil arbeitet an einer unipolaren Spannung von 2,7 bis 5,25 V und erreicht Abtastraten bis 2 MSample/s. Den beiden ADCs im AD7266 sind ein dreikanaliger Multiplexer sowie ein rauscharmer, breitbandiger Track-&-Hold-Verstärker nachgeschaltet, der mit Eingangsfrequenzen über 30MHz zurechtkommt. Die Stromaufnahme beträgt 3 mA bei 3 V. Ebenfalls im AD7266 enthalten ist eine 2,5-V-Referenz.

Unipolare Versorgungsspannung

Die Schaltung arbeitet an einer unipolaren Spannung von +3,3 V. Geliefert wird diese vom ADP121. Der ADP121 ist ein Linearregler mit geringem „Dropout“ und niedrigem Ruhestrom. Er arbeitet an 2,3 bis 5,5 V und bietet einen Ausgangsstrom bis zu 150 mA. Die Dropout-Spannung von 135 mV bei 150 mA Last erhöht die Effizienz und erlaubt den Betrieb über einen großen Eingangsspannungsbereich. Der Ruhestrom von 30 μA bei Volllast prädestiniert den ADP121 für batteriegespeiste, tragbare Geräte.

Den ADP121 gibt es mit Ausgangsspannungen von 1,2 bis 3,3 V. Das Bauteil ist für den stabilen Betrieb mit kleinen 1-μF-Keramikkondensatoren am Ausgang optimiert. Der ADP121 bietet ein gutes Transientenverhalten bei minimaler Grundfläche. Schutzschaltungen gegen Kurzschluss und Übertemperatur verhindern eine Beschädigung des Bauteils im Fehlerfall. Angeboten wird der ADP121 im winzigen 5-poligen TSOT-Gehäuse sowie im WLCSP-Gehäuse (Rasterabstand 0,4 mm). Aufgrund seiner sehr geringen Grundfläche eignet sich der ADP121 für viele tragbare Anwendungen.

Schaltungsbeschreibung

Das gemessene HF-Signal wird an den ADL5502 angelegt. Ein Abschlusswiderstand mit 75 Ω am HF-Eingang parallel zur Eingangsimpedanz des ADL5502 ermöglicht eine Breitbandanpassung von 50 Ω. Genauere Ohm’sche oder reaktive Anpassungen können für schmalere Frequenzbänder angewendet werden (siehe Abschnitt HF-Eingangsschnittstelle im Datenblatt des ADL5502).

Der interne Filterkondensator des ADL5502 ermöglicht Mittelwertbildung im quadratischen Bereich, belässt jedoch einen AC-Anteil am Ausgang. Signale mit hohen Spitze/Mittelwert-Verhältnissen wie zum Beispiel W-CDMA oder CDMA2000 können AC-Restspannungen am DC-Effektivwertausgang des ADL5502 produzieren. Um die Effekte dieser niederfrequenten Komponenten in den Signalverläufen zu reduzieren, ist eine zusätzliche Filterung erforderlich. Die interne Filterkapazität des ADL5502 im quadratischen Bereich kann mit einem Kondensator zwischen Pin 1 (FLTR) und Pin 2 (VPOS) erhöht werden.

Die AC-Restspannung lässt sich weiter reduzieren, indem man einen Kondensator an den Ausgang für den Effektivwert der Spannung schaltet. Die Kombination des internen 100-Ω-Ausgangswiderstands und der zusätzlichen Ausgangskapazität bildet ein Tiefpassfilter, das Ausgangs-Ripple des URMS-Ausgangs verringert (mehr Informationen im Abschnitt „Selecting the Square-Domain Filter and Output Low-Pass Filter“ im Datenblatt des ADL5502).

Spitzenwert messen

Um den Spitzenwert eines Signalverlaufs zu messen, muss die Steuerleitung (CNTL) temporär auf den Logikpegel „High“ (Reset Mode für >1 μs) gesetzt und dann auf den Logikpegel „Low“ zurückgesetzt werden. So lässt sich der ADL5502 auf einen bekannten Zustand initialisieren. Beim Einstellen des Bauteils zur Messung von Spitzenwerten sollte der Peak-Hold-Modus für eine Periode getoggelt werden, in welcher sich der Effektivwert der Eingangsleistung und der Crest-Faktor nicht ändern.

Falls sich der ADL5502 im Peak-Hold-Modus befindet und sich der Crest-Faktor von „High“ auf „Low“ ändert oder die Eingangsleistung von „High“ auf „Low“ wechselt, wird eine fehlerhafte Spitzenmessung signalisiert. Der ADL5502 meldet einfach den höchsten Spitzenwert der aufgetreten ist, als der Peak-Hold-Modus aktiviert war und die Eingangsleistung oder der Crest-Faktor „High“-Pegel hatten. Es sei denn CNTL ist zurückgesetzt, dann gibt der PEAK-Ausgang nicht den neuen Spitzenwert im Signal wieder.

Der ADL5502 kann einen effektiven Ausgangsstrom von etwa 3 mA liefern. Der Ausgangsstrom fließt durch den auf dem Chip integrierten Serienwiderstand von 100 Ω. Somit bildet jeder Lastwiderstand mit diesem On-Chip-Widerstand einen Spannungsteiler. Es wird empfohlen, den URMS-Ausgang des ADL5502 eine hohe Ohm’sche Last treiben zu lassen, damit der Ausgangsspannungshub erhalten bleibt. Falls bei einer Anwendung eine Last mit niedrigem Widerstand getrieben werden soll (sowie in Fällen, in denen eine Erhöhung des nominalen Wandlungsgewinns wünschenswert ist), ist eine Pufferschaltung erforderlich.

Der PEAK-Ausgang ist zum Treiben von 2-pF-Lasten ausgelegt. Es wird empfohlen, dass der PEAK-Ausgang des ADL5502 niedrige kapazitive Lasten treibt, um eine volle Ausgangsreaktionszeit zu erzielen. Die Effekte größerer kapazitiver Lasten sind speziell sichtbar beim Tracking von Hüllkurven während der fallenden Signalübergänge.

Befindet sich die Hüllkurve in einem fallenden Signalübergang, entlädt sich der Lastkondensator über den chipinternen Widerstand von 1,9 kΩ. Falls sich die größere kapazitive Last nicht vermeiden lässt, kann der zusätzlichen Kapazität entgegengewirkt werden, indem man einen Shunt-Widerstand zwischen Masse und den PEAK-Ausgang legt, um eine schnellere Entladung zu erreichen. Ein solcher Shunt-Widerstand erhöht den Strom des ADL5502 und sollte nicht niedriger als 500 Ω sein.

Einschaltzeit und Impulsverlauf

Bild 6: Verlauf des Ausgangspegels bei verschiedenen HF-Eingangspulsen, Versorgungsspannung 3 V, Frequenz 900 MHz, Square-Domain-Filter offen, Ausgangsfilter 0,1 µF Bild 6: Verlauf des Ausgangspegels bei verschiedenen HF-Eingangspulsen, Versorgungsspannung 3 V, Frequenz 900 MHz, Square-Domain-Filter offen, Ausgangsfilter 0,1 µF

Die Einschaltzeit und der Impulsverlauf sind stark von der Größe des Square-Domain-Filters (CFLTR) und dem an den URMS-Ausgang angeschlossenen Ausgangs-Shunt-Kondensator abhängig. Bild 6 (aus dem Datenblatt des ADL5502) zeigt den Verlauf des Ausgangssignals bei verschiedenen am RFIN-Pin angelegten HF-Impulen mit einem Ausgangsfilterkondensator von 0,1 μF und ohne Square-Domain-Filterkondensator (CFLTR). Die fallende Flanke wird speziell von der Kapazität des Ausgangs-Shunts bestimmt.

Um die fallende Flanke der Enable- und Pulsreaktionen zu verbessern, kann parallel zum Ausgangs-Shunt-Kondensator ein Widerstand geschaltet werden. Der zusätzliche Widerstand trägt dazu bei, den Filter-Kondensator am Ausgang zu entladen. Obwohl diese Methode die Abschaltzeit verkürzt, dämpft der zusätzliche Lastwiderstand auch den Ausgang (siehe Abschnitt „Output Drive Capability and Buffering“ im Datenblatt des ADL5502). Bild 7 (aus dem Datenblatt des ADL5502) zeigt die Verbesserung, die durch den zusätzlichen parallelen 1-kΩ-Widerstand erreicht wurde.

Bild 7: Ausgangsverhalten bei verschiedenen HF-Eingangspulsen, Versorgungsspannung 3 V, Frequenz 900 MHz, Square-Domain-Filter offen, Ausgangsfilter 0,1 µF mit Widerstand 1 kO parallel Bild 7: Ausgangsverhalten bei verschiedenen HF-Eingangspulsen, Versorgungsspannung 3 V, Frequenz 900 MHz, Square-Domain-Filter offen, Ausgangsfilter 0,1 µF mit Widerstand 1 kO parallel

Die RMS- und PEAK-Ausgänge des ADL5502 durchlaufen Puffer mit Einsverstärkung, die zur Wandlung der massebezogenen Ausgänge in differentielle Signale Stufen mit Cross-Kopplung treiben. Die interne 2,5-V-Referenz des AD7266 (über die DCAPA- und DCAPB-Pins) durchläuft einen weiteren Puffer mit Einsverstärkung und einen Spannungsteiler.

Dies setzt die Gleichtaktspannung des Netzwerks auf +1,25 V. Der AD7266 erzielt simultane Samples der RMS- und PEAK-Ausgänge und überträgt die Daten innerhalb einer Reaktionszeit von 1 μs. Die Daten werden auf einer seriellen Datenleitung bereitgestellt. Da Steigung und Achsenabschnitt (Intercept) von Bauteil zu Bauteil variieren, muss für hohe Genauigkeit eine Kalibrierung auf Boardebene durchgeführt werden.

In der Regel erfolgt die Kalibrierung, indem man zwei Eingangsleistungspegel an den ADL5502 anlegt und die zugehörigen Ausgangsspannungen misst. Die Kalibrierungspunkte werden normalerweise so gewählt, dass sie im linearen Arbeitsbereich des Bauteils liegen. Die am besten geeignete Gerade findet man, indem man den Wandlungsgewinn (oder die Steigung) und den Achsenabschnitt mithilfe der Gleichungen 1 und 2 berechnet:

Verstärkung = (UURMS2 − UURMS1)/(UIN2 − UIN1) (Gleichung 1)

Achsenabschnitt = URMS1 − (Verstärkung . UIN1) (Gleichung 2)

Darin sind UIN der Effektivwert der Eingangsspannung an RFIN und UURMS die Ausgangsspannung an VRMS.

Sobald Verstärkung und Achsenabschnitt berechnet sind, kann Gleichung 3 herangezogen werden, welche die Berechnung einer (unbekannten) Eingangsleistung, basierend auf der gemessenen Ausgangsspannung, erlaubt.

UIN = (UURMS − Achsenabschnitt) / Verstärkung (Gleichung 3)

Linearitätsfehler

Für eine ideale (bekannte) Eingangsleistung kann der Linearitätsfehler der gemessenen Daten nach Gleichung 4 berechnet werden:

Fehler (dB) = 20 log (UURMS, gemessen – Achsenabschnitt) / (Verstärkung  UIN, ideal) (Gl. 4)

Bild 8: VRMS-Linearitätsfehler in Abhängigkeit vom Eingangspegel, 450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, Versorgungsspannung +3,3 V Bild 8: URMS-Linearitätsfehler in Abhängigkeit vom Eingangspegel, 450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, Versorgungsspannung +3,3 V
Bild 9: PEAK-Linearitätsfehler in Abhängigkeit vom Eingangspegel, 450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, Versorgungsspannung +3,3 V Bild 9: PEAK-Linearitätsfehler in Abhängigkeit vom Eingangspegel, 450 MHz, 900 MHz, 1900 MHz, 2350 MHz, 2600 MHz, Versorgungsspannung +3,3 V

Die Bilder 8 und 9 zeigen den Verlauf des Ueff– und PEAK-Fehlers bei 25°C. Dies ist die Temperatur, bei welcher der ADL5502 kalibriert wird.

Zu beachten ist, dass der Fehler nicht Null beträgt. Dies ergibt sich aus der Tatsache, dass der ADL5502 selbst in seinem Betriebsbereich nicht optimal der idealen linearen Gleichung folgt. Der Fehler an den Kalibrierungspunkten ist jedoch laut Definition gleich Null.

Wenn die Charakteristika (Steigung und Achsenabschnitt) der VRMS- und PEAK-Ausgänge bekannt sind, ist die Kalibrierung für die Crest-Faktor-Berechnung vollständig. Ein dreistufiger Prozess muss verwendet werden, um den Crest-Faktor eines beliebigen Signalverlaufs zu messen und zu berechnen. Zunächst muss das unbekannte Signal an den HF-Eingang angelegt werden. Dann wird der zugehörige URMS-Pegel gemessen.

Bild 10: Wie man den Crest-Faktor berechnet Bild 10: Wie man den Crest-Faktor berechnet

Dieser Pegel ist in Bild 10 als VVRMS-UNKNOWN dargestellt. Der HF-Eingang, UIN, wird mit VVRMS-UNKNOWN und Gleichung 3 ermittelt.

Anschließend wird der CW-Referenzpegel von PEAK, UPEAK-CW, laut Gleichung 5 berechnet. Dazu wird UIN (dies ist die Ausgangsspannung, die die Schaltung „sehen” würde, wenn das eintreffende Signal ein CW-Signal wäre) verwendet.

UPEAK-CW = (UIN GainPEAK) + InterceptPEAK (Gleichung 5)

Abschließend wird der tatsächliche Pegel von PEAK, UPEAK-UNKNOWN, gemessen. Der Crest-Faktor CF lässt sich dann nach Gleichung 6 berechnen:

CF = 20 log 10 (UPEAK-UNKNOWN / UPEAK-CW) (Gleichung 6)

Bild 11: Crest-Faktoren verschiedener Signalverläufe Bild 11: Crest-Faktoren verschiedener Signalverläufe

Dabei dient UPEAK-CW als Referenzpunkt zum Vergleichen von UPEAK-UNKNOWN. Falls beide UPEAK-Werte gleich sind, beträgt der Crest-Faktor 0 dB. Dies zeigt Bild 11 mit dem CW-Signal (aus dem Datenblatt des ADL5502). Über den Dynamikbereich bewegt sich der Crest-Faktor um die 0-dB-Linie. Auch bei komplexen Signalverläufen mit Scheitelwerten von 3, 6 und 9 dB liegen die zugehörigen CF-Werte in diesen Bereichen.

Leiterplattenlayout entscheidet über die Leistungsfähigkeit

Die Leistungsfähigkeit dieser oder anderer schneller Schaltungen hängt stark vom Leiterplattenlayout ab. Dies beinhaltet unter anderem den Bypass der Stromversorgung, kontrollierte Impedanzleitungen (wo erforderlich), Bauteileplatzierung, Signal-Leitungsführung (Routing) und Power- sowie Masse-Flächen. (Siehe MT-031 Tutorial, MT-101 Tutorial, und Artikel “A Practical Guide to High-Speed Printed-Circuit-Board Layout” für mehr Informationen bezüglich Leiterplattenlayout).

Gemeinsame Abweichungen

Für Anwendungen, bei denen ein kleinerer HF-Erkennungsbereich erforderlich ist, kann der Effektivwert-Detektor AD8363 verwendet werden. Der AD8363 hat einen Erkennungsbereich von 50 dB und arbeitet bei Frequenzen bis 6 GHz. Für Anwendungen, bei denen der Effektivwert nicht erkannt werden muss, können die Bauteile AD8317/AD8318/AD8319 oder ADL5513 verwendet werden. Diese Bauteile bieten unterschiedliche Erkennungsbereiche und weisen verschiedene Eingangsfrequenzbereiche bis 10 GHz auf (siehe CN-0150 für weitere Informationen).

Schaltungsevaluierung und Test

Bei dieser Schaltung kommen das Schaltungsboard EVAL-CN0187-SDPZ und das Systemdemonstrationsplattform (SDP) Evaluation-Board EVAL-SDP-CB1Z zum Einsatz. Beide Boards verfügen über 120-polige Anschlüsse und ermöglichen einen schnellen Aufbau sowie die schnelle Überprüfung der Leistungsfähigkeit der Schaltung.

Die Platine EVAL-CN0187-SDPZ enthält die zu evaluierende Schaltung, wie hier beschrieben. Das SDP-Evaluation-Board wird in Verbindung mit der CN0187 Evaluierungssoftware verwendet, um die Daten vom EVAL-CN0187-SDPZ Schaltungsboard zu erfassen.

Erforderliche Geräte

  • PC mit USB-Port und Windows XP, Windows Vista (32 Bit) oder Windows 7 (32 Bit)
  • Schaltungs-Evaluierungsboard EVAL-CN0187-SDPZ
  • Evaluierungsboard EVAL-SDP-CB1Z SDP
  • Evaluierungssoftware CN0187
  • Versorgungsspannung: +6 V oder 6-V-Steckernetzteil
  • HF-Signalquelle
  • Koaxial-HF-Kabel mit SMA-Steckern

Erste Schritte

Laden der Evaluierungssoftware. Dazu wird die CD mit der Evaluierungssoftware in das PC-Laufwerk eingelegt und die Read-me-Datei, in der die Installation und die Verwendung der Evaluierungssoftware beschrieben sind, geöffnet.

Blockdiagramm mit den Funktionen

Bild 1 und die pdf-Datei EVAL-CN0187-SDPZ-SCH zeigen das Blockdiagramm. Die pdf-Datei befindet sich im Design Support Package CN0187.

Aufbau

Zunächst wird der 120-polige Stecker am EVAL-CN0187-SDPZ Schaltungsboard mit dem mit „CON A” gekennzeichneten Anschluss des EVAL-SDP-CB1Z Evaluation (SDP) Boards verbunden. Um die beiden Boards gut zu sichern, sollte Nylon-Hardware verwendet werden. Dazu dienen die Bohrungen an den Enden des 120-poligen Steckers. Mit einem geeigneten HF-Kabel und dem SMA HF-Eingangsstecker wird die HF-Signalquelle an das EVAL-CN0187-SDPZ Board angeschlossen.

Bei ausgeschalteter Stromversorgung wird eine 6-V-Spannung an die mit „+6 V” und „GND” bezeichneten Pins am Board angeschlossen. Falls verfügbar kann ein 6-V-Steckernetzteil an die Buchse für Hohlstecker am Board angeschlossen und statt der 6-V-Versorgungsspannung verwendet werden. Jetzt wird das im Lieferumfang des SDP-Boards enthaltene USB-Kabel an den USB-Port des PCs gesteckt. Zu beachten ist, dass das USB-Kabel zu diesem Zeitpunkt nicht an den Mini-USB-Stecker am SDP-Board angeschlossen wird.

Test

Jetzt wird die am EVAL-CN0187-SDPZ Schaltungsboard angeschlossene 6-V-Stromversorgung (oder das Steckernetzteil) eingeschaltet. Anschließend wird die Evaluierungssoftware gestartet und der PC über das USB-Kabel an den USB Mini-Stecker des SDP-Boards angeschlossen. Die Software kann mit dem SDP-Board kommunizieren, falls der Treiber für die Analog Devices Systementwicklungsplattform im Device Manager gelistet ist. Sobald die USB-Kommunikation aufgebaut ist, lassen sich mit dem SDP-Board serielle Daten vom EVAL-CN0187-SDPZ Board senden, empfangen und erfassen.

Die Daten in diesem Beitrag wurden mit der Signalquelle SMT-03 RF von Rohde & Schwarz und der Stromversorgung E3631A von Agilent erzeugt. Die Signalquelle war auf den in den Kurven angegebenen Frequenzen eingestellt. Die Eingangsleistung wurde in Stufen durchlaufen und die Daten in 1-dB-Inkrementen aufgezeichnet.

Informationen und Einzelheiten über die Nutzung der Evaluierungssoftware zur Datenerfassung befinden sich in der ReadMe-Datei der CN0187 Evaluierungssoftware. Informationen über das SDP-Board enthält der SDP User Guide.

Der Autor:  James Fitzgerald, Analog Devices.

Breitband-Synthesizer mit Quadratur-Demodulator-Interface

Die vorgestellte Schaltung beschreibt den einfachen Anschluss des Breitbandsynthesizers ADF4350 mit integriertem VCO an die Breitband-I/Q-Demodulatoren ADL5380 und ADL5387.

Die Schaltung in Bild 1 erläutert den einfachen Anschluss des Breitbandsynthesizers ADF4350 mit integriertem VCO (Voltage-Controlled Oscillator) an die Breitband-I/Q-Demodulatoren ADL5380 und ADL5387 von Analog Devices. Der ADF4350 liefert das Hochfrequenz-LO-Signal (Local Oscillator) mit geringem Phasenrauschen, das für breitbandige I/Q-Demodulatoren erforderlich ist. Die Schaltung eignet sich für Anwendungen, in denen Signale per Quadratur-Mixing hinunter auf das Basisband oder auf eine Zwischenfrequenz gewandelt werden müssen.

Bild 1: Einfache Schnittstelle zwischen dem PLL-Synthesizer ADF4350 und dem Quadratur-Demodulator ADL5380 oder ADL5387 (Bild: Analog Devices) Bild 1: Einfache Schnittstelle zwischen dem PLL-Synthesizer ADF4350 und dem Quadratur-Demodulator ADL5380 oder ADL5387 (Bild: Analog Devices)

Der ADF4350 verfügt über differenzielle HF-Ausgänge. Die Bauteile ADL5380/ADL5387 akzeptieren differenzielle Eingangssignale. Die Schnittstelle zeichnet sich einerseits durch ihre einfache Handhabung aus und bietet zugleich Vorteile in Hinblick auf die Leistungsfähigkeit. Die differenzielle Signalkonfiguration reduziert das Gleichtaktrausch und löscht LO-Harmonische geradzahliger Ordnung aus. Somit wird die Quadraturgenauigkeit des I/Q-Demodulators beibehalten. Darüber hinaus passt der Ausgangspegel des ADF4350 gut zur Eingangsleistung der Quadratur-Demodulatoren. Ein LO-Pufferverstärker ist somit nicht erforderlich.

Die Ausgänge des ADF4350 decken einen Frequenzbereich von 137,5 bis 4400 MHz ab. Der Frequenzbereich des ADL5387 erstreckt sich von 50 MHz bis 2 GHz, der ADL5380 arbeitet in einem Frequenzbereich von 400 MHz bis 6 GHz. Zwischen den Bauteilen ADL5380 und ADL5387 kann sich der HF-Eingangsbereich von 50 MHz bis 6 GHz erstrecken. Daher überstreicht die Zweichip-Konfiguration in Bild 1 einen Frequenzbereich von 50 MHz bis 4400 GHz.

Schaltungsbeschreibung

Beim ADF4350 handelt es sich um einen Breitband-Fractional-N- und Integer-N-PLL-Frequenzsynthesizer (Phase-Locked-Loop) für Frequenzen von 137,5 bis 4400 MHz. Das Bauteil verfügt über einen integrierten spannungsgesteuerten Oszillator (VCO) mit einem Basis-Frequenzbereich von 2200 bis 4400 MHz.

Der ADF4350 erreicht eine hohe Synthesizerleistungsfähigkeit. Je nach Demodulator-Architektur kann jedoch eine LO-Filterung erforderlich sein, um die Einflüsse von Harmonischen von der PLL auf die Quadraturgenauigkeit des I/Q-Demodulators zu minimieren.

Die Quadratur-Demodulatoren decken einen sehr großen Frequenzbereich ab: Beim ADL5387 von 50 MHz bis 2 GHz, beim ADL5380 von 400 MHz bis 6 GHz. Die Bauteile nutzen zwei verschiedene Architekturen, um die 90°-Phasenverschiebung zwischen den I- und Q-Pfaden zu erzeugen. Beim ADL5387 kommt eine Architektur zum Einsatz, bei der der Lokaloszillatoreingang mit der doppelten Frequenz getrieben wird.

Der ADL5380 arbeitet mit einem mehrphasigen, filterbasierten Phasensplitter. Die Mehrphasenarchitektur hat eine schmalere „Fractional“ Bandbreite (d.h., sie arbeitet über weniger Oktaven) und ist gegenüber Phasensplittern mit einem LO-Teiler empfindlicher gegenüber PLL-Harmonischen. Deshalb erfordert der ADL5380 eine Filterung der Harmonischen des LO, um die Quadraturgenauigkeit des I/Q-Demodulators aufrecht zu erhalten. Eine Filterung ist nur für den ADL5387 am oberen Ende seines Frequenzbereichs erforderlich.

Bild 2: Vereinfachter Phasensplitter mit 2x LO (Bild: Analog Devices) Bild 2: Vereinfachter Phasensplitter mit 2x LO (Bild: Analog Devices)

Bild 2 zeigt einen vereinfachten Phasensplitter mit 2x LO wie er im ADL5387 implementiert ist. Der 90°-Phasensplit des LO-Pfads wird mit einer Digitalschaltung erreicht, die D-Flipflops und einen Inverter nutzt. Diese Architektur benötigt einen externen LO, der mit der doppelten Frequenz des gewünschten LOs arbeitet.

 

 

 

Bild 3: Vereinfachte Schaltung eines mehrphasigen Filters erster Ordnung (Bild: Analog Devices) Bild 3: Vereinfachte Schaltung eines mehrphasigen Filters erster Ordnung (Bild: Analog Devices)

Bild 3 zeigt die vereinfachte Schaltung eines mehrphasigen Filters erster Ordnung, wie sie im ADL5380 implementiert ist. Die Mehrphasenschaltung besteht aus komplementären RC-Unterschaltungen, die eine Tiefpass-Übertragungsfunktion vom Eingang zu einem Ausgang sowie eine Hochpass-Übertragungsfunktion zum anderen Ausgang repräsentieren. Falls die R- und C-Werte der zwei Mehrphasenpfade aufeinander abgestimmt sind, haben beide Pfade die gleiche Eckfrequenz und die Phase eines Ausgangszweigs zum anderen ist um 90° versetzt.

Anschluss des ADF4350-PLL an den I/Q-Demodulator ADL5387

Die I/Q-Demodulatoren ADL5387 und ADL5380 nutzen unterschiedliche Architekturen, um das Ziel, präzise Quadratursignale zu erzeugen, zu erreichen. Beim Anschluss an einen LO-Synthesizer wie den ADF4350 muss darauf geachtet werden, wie die Architekturen auf das LO-Signal und seine Harmonischen reagieren. Dieses Verhalten bestimmt, ob eine LO-Filterung erforderlich ist.

Bild 4: ADF4350 PLL-Schnittstelle zum Phasensplitter mit 2x LO des Demodulators ADL5387 (Bild: Analog Devices) Bild 4: ADF4350 PLL-Schnittstelle zum Phasensplitter mit 2x LO des Demodulators ADL5387 (Bild: Analog Devices)

Bild 4 zeigt die Basisschnittstelle zwischen den Bausteinen ADF4350 und ADL5387. Je nach Frequenz ist zwischen ihnen ein Filter für LO-Harmonische notwendig.

In einem Splitter mit 2x LO ist die Quadraturgenauigkeit von der Genauigkeit des Tastverhältnisses des eintreffenden LOs abhängig. Die Anpassung der internen Teiler-Flipflops beeinträchtigt ebenfalls die Quadraturgenauigkeit, allerdings wesentlich geringer. Ein Tastverhältnis des externen LO von 50% ist zur Minimierung von Quadraturfehlern kritisch.

Darüber hinaus verursacht jede Unausgewogenheit der Anstiegs- und Abfallzeiten das Auftreten von Harmonischen gerader Ordnung. Bei der differenziellen Ansteuerung der Demodulator LO-Eingänge wird die Auslöschung der Harmonischen gerader Ordnung erreicht. Dies verbessert die Ergebnisse der gesamten Quadratur-Erzeugung.

Bild 5: ADL5387 Image-Unterdrückung gegenüber der HF-Frequenz (Bild: Analog Devices) Bild 5: ADL5387 Image-Unterdrückung gegenüber der HF-Frequenz (Bild: Analog Devices)

Mit einer Ziel-Image-Unterdrückung von –40 dBc zeigt Bild 5 die Leistungsfähigkeit des ADL5387 mit dem ADF4350, der die differenzielle LO-Quelle mit und ohne Filterung darstellt. Der blaue Signalverlauf, mit „Signalgenerator” beschriftet, ist der ideale Fall, bei dem der LO mit einem Signalgenerator von Rohde & Schwarz mit sinusförmigem Ausgangssignal und wesentlich niedrigeren Pegeln der Harmonischen gegenüber dem ADF4350 erzeugt wird. Dies ist der Idealfall und der Target-Vergleichspunkt.

Aus Bild 5 ist ersichtlich, dass bei Frequenzen unter 1 GHz keine Filterung erforderlich ist. Über 1 GHz werden kleine Fehler in Folge Harmonischer des LO zu einem größeren prozentualen Anteil der Eingangsperiode. In diesem Fall sollte eine Filterung verwendet werden, um die Harmonischen gerader Ordnung des LO weiter zu dämpfen. Somit lässt sich die für den I/Q-Demodulator spezifizierte Quadraturgenauigkeit erreichen.

Anschluss der ADF4350-PLL an den Quadratur-Demodulator ADL5380

Bild 6: ADF4350 Schnittstelle zur Mehrphasen-Filter-Architektur des Demodulators ADL5380 (Bild: Analog Devices) Bild 6: ADF4350 Schnittstelle zur Mehrphasen-Filter-Architektur des Demodulators ADL5380 (Bild: Analog Devices)

Im Gegensatz zum ADL5387 benötigt die Mehrphasen-Architektur des Phasensplitters ADL5380 eine Filterung der ADF4350-Ausgänge (Bild 6).

Die Filterung ist erforderlich, um die Harmonischen ungerader Ordnung des LO zu dämpfen und so Fehler im Quadraturerzeugungsblock des ADL5380 zu minimieren. Aus Messungen und Simulationen wie in der Applikationsschrift CN-0134 erklärt, tragen die Harmonischen ungerader Ordnung mehr als Harmonische gerader Ordnung zu Quadraturfehlern bei.

Bild 7: ADFL5380 Image-Unterdrückung in Abhängigkeit von der Frequenz (Bild: Analog Devices) Bild 7: ADFL5380 Image-Unterdrückung in Abhängigkeit von der Frequenz (Bild: Analog Devices)

Bild 7 zeigt die Messergebnisse, wobei die Ausgänge des ADF4350 gefiltert werden, bevor sie an die differenziellen LO-Eingänge des ADL5380 gelegt werden. Nach der Filterung ist die resultierende Image-Unterdrückung vergleichbar mit dem, was mit einem Signalgenerator mit geringen Harmonischen erreichbar ist.

Filteranforderungen

Zusammenfassend lässt sich feststellen, dass die LO-Filterung der Ausgänge des ADF4350 (unterdrückt werden die Harmonischen der Basisfrequenz) dabei hilft, die Phasengenauigkeit der Quadratursignale des Demodulators beizubehalten. Im Fall des ADL5380, der eine mehrphasige Architektur nutzt, ist Filterung ein Muss.

Die Architektur des ADL5387 besteht aus Digitalschaltungen, die eine höhere Immunität gegenüber Harmonischen des LO-Signals aufweisen. Daher kann je nach Betriebsfrequenz eventuell auf eine Filterung verzichtet werden.

Bild 8: ADF4350 HF-Ausgangsfilter (Bild: Analog Devices) Bild 8: ADF4350 HF-Ausgangsfilter (Bild: Analog Devices)

Für die Fälle, in denen eine Filterung erforderlich ist, zeigt Bild 8 ein Beispiel LO-Ausgangsfilterkonzept. Tabelle 1 fasst die Werte der Filterkomponenten zusammen. Diese Schaltung ist flexibel und bietet vier verschiedene Filteroptionen für vier unterschiedliche Frequenzbänder. Die Filter wurden für einen differenziellen Eingang mit 100 Ω und einen differenziellen 50-Ω-Ausgang entwickelt, um die Anforderungen an den LO-Eingang des Demodulators zu erfüllen. Ein Tschebyschev-Filter wurde verwendet, um ein optimales Filter Roll-off zu Lasten eines erhöhten Ripples im Durchlassband zu erreichen. Einzelheiten zur Filterung der ADF4350 Ausgänge findet man in der Applikationsschrift CN-0134.

Tabelle 1 Tabelle 1

 

Häufige Varianten

Die hier beschriebene Schnittstelle lässt sich für jede PLL mit differenziellen LO-Ausgängen sowie für jeden I/Q-Demodulator mit ein oder zwei LOs verwenden. Beim ADL5382 handelt es sich um einen I/Q-Demodulator mit einem LO, der von 700 bis 2700 MHz arbeitet und einen etwas höheren IP3 als der ADL5380 bietet. Die Bauteile AD8347 (1 × LO) und AD8348 (2 × LO) sind I/Q-Demodulatoren mit geringerer Stromaufnahme. Sie enthalten eingangsseitige VGAs (Variable Gain Amplifier; Verstärker mit analog gesteuerter Verstärkung) und Basisbandverstärker mit fester Verstärkung.

Schaltungsevaluierung und Test

Die Schaltungen in Bild 4 und Bild 6 wurden mit dem Evaluation Board CN-0134 (CFTL-0134EVALZ) und den Evaluation Boards ADL5387 bzw. ADL5380 implementiert. Die Evaluation-Plattform CN-0134 enthält den ADF4350, Pads für ein LO-Filter und differenzielle LO-Ausgänge für SMA-Steckverbinder. Der ADF4350 muss programmiert werden. Die Software zum Evaluation Board ist auf der CD im Lieferumfang enthalten.

Tabelle 2 Tabelle 2

Tabelle 2 listet die Bestellhinweise für die verschiedenen Evaluation Boards auf.

Das Evaluation Board ist wie in Tabelle 1 spezifiziert standardmäßig für ein Filterdesign von 850 bis 2450 MHz konfiguriert. Zur Implementierung eines alternativen Filters sind die jeweiligen Bauteile auszutauschen.

Erforderliche Geräte

  • Windows XP, Windows Vista (32 Bit) oder Windows 7, (32 Bit) PC mit USB-Port
  • Evaluation-Boards wie in Tabelle 2
  • HF-Signalquelle (Rohde & Schwarz SMT06 oder äquivalente)
  • Spektrumanalysator (Rohde & Schwarz FSEA30 oder äquivalenter)
  • Stromversorgungen: ADL5387-EVALZ: +5V; ADL5380-30A-EVALZ: +5V; CFTL-0134-EVALZ: +5,5V

Die Evaluationsplattform CN-0134 ermöglicht die einfache Evaluierung und verfügt über einen integrierten Quarz-Oszillator. Ein PC mit der Software des ADF4350 ist erforderlich, um den Synthesizer auf die gewünschte LO-Frequenz zu programmieren. Die Quadratur-Demodulatoren ADL5387/ADL5380 wandeln die HF-Frequenz hinunter auf das Basisband. Die differenziellen I- und Q-Basisband-Ausgänge werden an den FSEA-Spektrumanalysator im FFT-Mode angelegt und die Image-Unterdrückung wird gemessen.Bild 9 zeigt das Blockdiagramm des Testaufbaus.

Autor: Qui Luu, Analog Devices.

Rein und raus – oder: Warum ein Kondensator?

Antwort: Um HF drinnen und auch draußen zu halten.

 Defekte Kondensatoren. Foto: Rainer Knäpper, Lizenz Freie Kunst (http://artlibre.org/licence/lal/de)
Defekte Kondensatoren. Foto: Rainer Knäpper, Lizenz Freie Kunst (http://artlibre.org/licence/lal/de)

Es gibt zwei wichtige Gründe, warum jedes IC einen Kondensator braucht, der jeden Spannungsanschluss direkt am Bauteil mit Masse verbindet. Um es vor Rauschen zu schützen, das seine Leistungsfähigkeit beeinträchtigen kann, und um zu verhindern, dass Rauschen ausgesendet wird, was sich auf die Eigenschaften anderer Schaltkreise auswirken könnte.

Versorgungsleitungen verhalten sich wie Antennen und können HF-Rauschen aufnehmen. Dieses HF-Rauschen kann durch elektrische, magnetische oder elektromagnetische Felder und die direkte Leitung von anderen Teilen des Systems entstehen. Die Leistungsfähigkeit vieler Schaltkreise wird durch die Anwesenheit von HF-Rauschen auf den Versorgungleitungen beeinträchtigt. Daher muss jedes HF-Rauschen, das auf der Versorgung eines ICs vorhanden sein kann, nach Masse abgeleitet werden. Einen Leiter kann man für diese Aufgabe nicht verwenden, da er einen Kurzschluss verursachen und eventuelle Sicherungen zerstören würde. Ein Kondensator jedoch (normalerweise im Bereich 1 bis 100 nF) blockiert Gleichspannung und verhält sich zugleich wie ein Kurzschluss für HF.

Ein Draht oder eine Leiterbahn auf der Leiterplatte mit einer Länge von 1 cm hat eine Induktivität von ungefähr 8 nH (5 Ω bei 100 MHz). Dies ist als Kurzschluss nicht ausreichend. Ein Kondensator, der sich als HF-Kurzschluss verhält, muss niedrige Anschluss- und Leiterbahn-Induktivitäten aufweisen. Daher muss sich jeder Versorgungs-Kondensator in unmittelbarer Nähe der beiden Anschlüsse des zu entkoppelnden ICs befinden. Auch ist es wichtig, Kondensatoren mit geringer interner Induktivität zu wählen – normalerweise Keramikkondensatoren.

Viele ICs enthalten Schaltkreise, die HF-Rauschen an ihren Versorgungen erzeugen. Dieses Rauschen muss ebenfalls mit einem Kondensator über der Versorgung kurzgeschlossen werden, bevor es andere Systemteile beeinträchtigen oder beschädigen kann. Und noch einmal – die Länge der Anschlüsse und Leiterbahnen ist entscheidend.

Lange Anschlussleitungen verhalten sich nicht nur wie Induktivitäten und machen den Kurzschluss weniger perfekt, sondern wirken als Antennen, die HF-Rauschen, das durch elektrische und magnetische Felder und elektromagnetische Strahlung in andere Systemteile verursacht wird, übertragen.

Es ist daher sehr wichtig, dass jeder Versorgungsanschluss jedes ICs (oder Anschlüsse, die alle über breite Leiterbahnen mit niedriger Induktivität verbunden werden müssen, damit kein Widerstand und keine Induktivität entsteht, und so verhindert wird, dass sie sich als Sternpunkt mit geringer Impedanz und nur einem Potenzial verhalten) über einen Kondensator mit sehr kleinem Wert mit seinem Masseanschluss verbunden sein sollte.

Von Uwe Bröckelmann nach Unterlagen von Analog Devices.