Volvo Construction Equipment bereit zur Übernahme der Dumper-Sparte von Terex

Volvo Construction Equipment (Volvo CE) hat mitgeteilt, eine Vereinbarung mit der Terex Corporation betreffend die Übernahme des Dumper-Herstellers Terex Equipment Ltd. mit allen zugehörigen Vermögenswerten und Urheberrechten geschlossen zu haben. Der Vertrag, der noch von den Wettbewerbsbehörden genehmigt werden muss, umfasst das Hauptwerk in Motherwell, Schottland, und die beiden Produktreihen starrer und knickgelenkter Dumper. Vertragsbestandteil ist außerdem der Dumper-Vertrieb in den USA sowie ein Anteil von 25,2 Prozent an der North Hauler Joint Stock Co. (NHL) in der Inneren Mongolei (China), die starre Dumper unter der Marke Terex in China produziert und vertreibt. NHL ist in Shanghai börsennotiert.

Volvo Construction Equipment
Volvo Construction Equipment

Pat Olney, President von Volvo CE, erläuterte die Beweggründe dieses Geschäfts: „Es handelt sich um einen strategischen Kauf, der Volvo CE beträchtliche Wachstumsaussichten beschert. Die Ergänzung um ein gut angesehenes Sortiment starrer Dumper erweitert die Erdbauoptionen für Firmen mit Einsatzbereichen im Tagebau.

370 Millionen Umsatz

2012 erzielten die Firmen, um die es bei der Übernahme geht (ohne NHL), einen Umsatz von etwa USD 370 Mio. (ca. SEK 2,5 Mrd.) und ein Betriebsergebnis von rund USD 33 Mio. (ca. SEK 220 Mio.). In den ersten neun Monaten von 2013 betrug der Nettoumsatz etwa USD 172 Mio. (ca. SEK 1,1 Mrd.) und das Betriebsergebnis rund USD 5,5 Mio. (ca. SEK 35 Mio.). Der Anteil an NHL wird wahrscheinlich nach der Equity-Methode entsprechend IAS 28 (Buchwertmethode) bewertet. Der Kaufpreis beträgt etwa USD 160 Mio. (ca. SEK 1 Mrd.) auf der Basis „cash free/debt free“. Die Übernahme erhöht die Nettoverschuldung der Industrieaktivitäten des Volvo-Konzerns um SEK 1 Mrd.

Bestandteil der Übernahme sind fünf Modelle starrer Dumper mit bewährter Konstruktion und Nutzlasten von 32 bis 91 Tonnen. Die Einführung der starren Dumper vergrößert den Marktanteil von Volvo CE im Tagebau. Diese Industrie ergänzt die Branchen Hoch- und Tiefbau, Öl und Gas, Bergbau und Aggregate sowie Straßenbau, in denen Volvo CE bereits tätig ist.

Dumper von 25 bis 38 Tonnen

Die Übernahme erweitert das Volvo-Portfolio außerdem um drei Modelle knickgelenkter Dumper mit Nutzlasten von 25 bis 38 Tonnen. Diese Maschinen stärken Volvo CEs bereits etablierte Stellung im Marktsegment der knickgelenkten Dumper, ermöglichen eine umfassende Marktabdeckung und bieten Chancen für beträchtliches Wachstum in Schwellenländern.

Wird die Übernahme genehmigt, so wächst die Mitarbeiterzahl von Volvo CE um 500 Personen. Vorgesehen ist außerdem, die entsprechenden Maschinen für einen Übergangszeitraum unter der Marke Terex zu vermarkten.

Die Transaktion wird voraussichtlich im 2. Quartal 2014 abgeschlossen sein. Ihre Umsetzung bedarf noch der Genehmigung durch die entsprechenden Behörden.

Operationsverstärker-Schaltungen mit einer Versorgungsspannung

Schaltungen mit Operationsverstärkern mit nur einer Versorgungsspannung weisen Probleme auf, die es bei Schaltungen mit symmetrischer Versorgung nicht gibt.

Eine Referenzspannung in der Mitte des Operationsverstärker-Ausgangsbereichs führt zu symmetrischen Ausgangssignalen in Bezug auf die Gleichtaktspannung. Erreicht wird dies, indem man die Versorgungsspannung mit einem Spannungsteiler halbiert (Bild 1). Diese einfache Lösung reduziert die Stabilität und die Störunterdrückung auf der Versorgungsspannung.

Der Eingang wird durch R8/R9 auf Us/2 vorgespannt. Eine kapazitive Kopplung sorgt für eine virtuelle Null, reduziert die Gleichspannungs-Rauschverstärkung auf 1 und hält den Gleichspannungs-Ausgang auf dem Niveau der eingestellen Vorspannung. Dadurch werden Verzerrungen in Folge übermäßiger Verstärkung des Eingangsoffsets verhindert. Phasenverschiebungen, verursacht durch die „Break“-Frequenzen, erhöhen jedoch die Möglichkeit von Schwingungen.

Eine weitere Einschränkung ist das Unterdrücken von Störungen auf der Versorgungsspannung. Falls C2 fehlt, wirken sich Änderungen der Versorgungsspannung direkt auf die Vorspannung aus. Bei Gleichspannungen ist dies kein Problem. Allerdings wird ein Rauschen an den Versorgungspins zusammen mit dem Eingang verstärkt. C2 unterdrückt Störungen besser, reduziert aber die niederfrequente Gleichtaktunterdrückung und erlaubt eine Rückkopplung über die Stromversorgung bei Frequenzen unter 320 Hz. Größere Kondensatoren sind erforderlich, um „Motor Boating“ und andere Stabilitätsprobleme zu verhindern.

Noch schlechter ist es, wenn der Operationsverstärker einen hohen Ausgangsstrom liefert und dadurch auf der Versorgungsleitung eine beachtlich hohe Signalspannung auftritt. Dadurch, dass der nicht-invertierende Eingang sich auf die Versorgungsspannung bezieht, wird dieses Signal direkt in den Operationsverstärker eingespeist und durch die Phasenbeziehung

 Bild 2: Baustein ADR821 mit Spannungsreferenz und stabilem OPV
Bild 2: Baustein ADR821 mit Spannungsreferenz und stabilem OPV

Eine effiziente Möglichkeit eine Vorspannung in solchen Anwendungen bereit zu stellen, besteht im Einsatz des Bausteins ADR821 (Bild 2). Dieses Bauteil enthält in einem einzigen Gehäuse eine präzise 2,5-V-Spannungsreferenz mit geringem Stromverbrauch und einen, bei einer Verstärkung von 1, stabilen Operationsverstärker.

Die Vorteile sind beachtlich: reduzierte Kosten, geringerer Stromverbrauch, weniger externe Bauteile und kleinere Platinen-Fläche. Die Referenz mit niedriger Impedanz verbessert das Rauschen der Versorgungsspannung und die Schaltkreisstabilität. Sie kann auch als Referenz für A/D-Wandler/D/A-Wandler verwendet werden. Mit einer Genauigkeit von 0,2% und einem Temperaturkoeffizienten von 15 ppm/°C verbraucht die Lösung weniger als 400 μA und eignet sich für präzise Anwendungen mit geringem Stromverbrauch.

Autor: Reza Moghimi, Analog Devices.

Ausgänge einer Taktquelle mit Low-Jitter LVPECL-Fanout-Puffern erhöhen

 

 

 

In vielen Systemen sind mehrere Systemtaktsignale für die Mixed-Signal-Verarbeitung und das Timing erforderlich. Speziell MIMO-Transceiver und Phased-Array-Antennen verlangen den Einsatz von mehr als einem LO mit der gleichen Frequenz für viele Auf/Abwärts-Wandlungsstufen.

 Bild 1: Der PLL-Synthesizer ADF4351, angeschlossen an den Fanout-Puffer ADCLK948 (Bild: ADI) Bild 1: Der PLL-Synthesizer ADF4351, angeschlossen an den Fanout-Puffer ADCLK948 (Bild: ADI)

Bei der Schaltung in Bild 1 ist der PLL-Synthesizer ADF4351 mit integriertem VCO an den ADCLK948 angeschlossen. Der ADCLK948 liefert mit einem differenziellen Ausgang des ADF4351 bis zu acht differenzielle LVPECL-Ausgänge (Low Voltage Positive Emitter Coupled Logic).

Moderne digitale Systeme verlangen oft viele qualitativ hochwertige Taktsignale mit Logikpegeln, die anders sind als die Logikpegel der Taktquelle. Eine zusätzliche Pufferung kann erforderlich sein, um ohne Einbußen hinsichtlich Integrität eine genaue Taktverteilung zu anderen Schaltungskomponenten zu garantieren. Die Schnittstelle zwischen der Taktquelle ADF4351 und dem Takt-Fanout-Puffer ADCLK948 ist im Folgenden beschrieben. Messungen zeigen, dass der zusätzliche Jitter im Zusammenhang mit dem Takt-Fanout-Puffer 75 fseff. beträgt.

Schaltungsbeschreibung

Beim ADF4351 handelt es sich um einen Breitband-PLL und VCO mit einem Ausgangsfrequenzbereich von 35 bis 4400 MHz, der aus separaten Multiband-VCOs besteht. Jeder VCO deckt einen Bereich von etwa 700 MHz ab (mit Überlappungen zwischen den Frequenzen des VCO). Dies erlaubt einen Basis-VCO-Frequenzbereich von 2,2 bis 4,4 GHz. Frequenzen unter 2,2 GHz lassen sich mit den internen Teilern im ADF4351 erzeugen.

Zur Takterzeugung müssen PLL und VCO im ADF4351 aktiviert und die gewünschte Ausgangsfrequenz programmiert werden. Die Ausgangsfrequenz des ADF4351 steht an den Open-Kollektor-Ausgängen an den RFOUT-Pins zur Verfügung. Diese erfordern eine Shunt-Induktivität (oder Widerstand) plus einen Gleichspannungs-Sperrkondensator.

Der ADCLK948 ist ein in Silizium-Germanium-Technologie hergestellter Takt-Fanout-Puffer mit geringem Jitter, der sich gut für den Frequenzbereich des PLL-Synthesizers ADF4351 eignet, weil seine maximale Eingangsfrequenz (4,5 GHz) nur knapp über der des ADF4351 (4,4 GHz) liegt. Der effektive Breitband-Jitter beträgt 75 fs. An den Takteingängen des ADCLK948 ist ein zusätzlicher DC-Gleichtakt-Biaspegel von 1,65 V erforderlich, um die LVPECL-Logikpegel zu erhalten. Dies erfolgt mit einem Widerstands-Bias-Netzwerk. Ohne DC-Biasschaltung sinkt die Signalintegrität an den Ausgängen des ADCLK948.

Andere mögliche Synthesizer mit integrierten VCOs sind das Fractional-N-Modell (137 bis 4400 MHz) ADF4350 und die Integer-N-Serie ADF4360. Andere mögliche Takt-Fanout-Puffer in der gleichen Familie wie der ADCLK948 sind die Modelle ADCLK946 (sechs LVPECL-Ausgänge), ADCLK950 (zehn LVPECL-Ausgänge) und ADCLK954 (12 LVPECL-Ausgänge).

Schaltungsevaluierung und Test

Die in Bild 1 beschriebene Schaltung wurde mit dem Board EVAL-ADF4351EB1Z als Taktquelle evaluiert; am Board wurden dabei kleinere Modifikationen durchgeführt.

Das Board nutzt die Standard-Programmiersoftware ADF4351, die auf der CD im Lieferumfang des Evaluation Boards enthalten ist. Ebenfalls erforderlich ist das Board ADCLK948/PCBZ. Dieses lässt sich direkt und ohne Modifikationen einsetzen.

Das folgende Equipment ist erforderlich:

  • Das Evaluation-Board-Kit EVAL-ADF4351EB1Z mit Programmiersoftware,
  • das Evaluation-Board ADCLK948PCBZ,
  • eine 3,3-V-Stromversorgung,
  • zwei Kabel zum Anschluss der 3,3V-Versorgungsspannung an das ADCLK948PCBZ,
  • zwei kurze, gleich lange SMA-Koaxialkabel,
  • ein schnelles Oszilloskop (Bandbreite 2 GHz) oder ein äquivalentes Modell,
  • der Spektrumanalyzer R&S FSUP26 oder ein äquivalentes Modell und
  • ein PC mit Windows XP, Windows, Vista (32 Bit) oder Windows 7 (32 Bit).

Das SMA-Koaxialkabel wird gebraucht, um die Pins RFOUTA+ und RFOUTA– des EVAL-ADF4351EB1Z an CLK0 und das ADCLK948PCBZ anzuschließen.

Die Blockschaltung

Für dieses Experiment wurden die Boards ADCLK948PCBZ und EVAL-ADF4351EB1Z genutzt. Die Platinen sind über ein SMA-Kabel mit dem ADCLK948PCBZ verbunden wie in Bild 1 dargestellt. Im Benutzerhandbuch UG-435 sind die Installation und der Einsatz der Evaluierungssoftware beschrieben. Es enthält auch Hinweise zum Board-Setup und die Blockschaltung des Boards sowie das Layout und die Stückliste.

Erforderliche Modifikationen am Board sind dem Gleichspannungs-Sperrkondensator nachgeschaltete 100-Ω-Widerstände. Die Widerstände sind mit 3,3 V und Masse (GND) verbunden. Dies sollte sowohl am Pin RFOUTA+ wie auch am Pin RFOUTA− erfolgen, um eine Gleichtaktspannung von 1,65 V zu erhalten (über der minimal erforderlichen Spannung von 1,5 V). Eventuell muss dazu die Lötmaske in der Nähe dieser Übertragungsleitungen abgelöst werden.

Das Benutzerhandbuch UG-068 enthält ähnliche Informationen zum Betrieb des Evaluation-Boards ADCLK948/PCBZ.

Messen der Logikpegel

Zur genauen Messung der Logikpegel wird das Oszilloskop RTO1024 von Rohde & Schwarz zusammen mit zwei aktiven Tastköpfen des Typs RT-ZS30 verwendet.

Dazu schließt man das EVAL-ADF4351EB1Z an den PC entsprechend der Hardware-Treiberinstruktionen im UG-435 an. Man installiert die Software ADF435x auf dem PC wie folgt: Zuerst wird die PLL des ADF4351 entsprechend des Screenshots der ADF435x Software  programmiert. In diesem Beispiel wurde eine HF-Frequenz von 1GHz gewählt. Danach schließt man die SMA-Steckverbinder RFOUTA+ und RFOUTA− an die SMA-Stecker CLK0 und CLK0 des Boards ADCLK948/PCBZ mit zwei kurzen, gleich langen SMA-Kabeln an. Nun erfolgt der Anschluss des differenziellen Ausgangs OUT2 des Boards an das High-Speed Oszilloskop.

Phasenrauschen und Jitter-Messung

Um das Phasenrauschen und den Jitter am Signal zu messen, wiederholt man die eben beschriebenen Schritte für die Messung der Logikpegel. Den nicht genutzten Ausgang CLK2 des Boards ADCLK948/PCBZ schließt man mit einer 50-Ω-Last ab. Danach verbindet man den Ausgang CLK2 über ein SMA-Kabel mit dem Signalquellenanalysator. Schließlich misst man den Jitter am Signal.

Der additive Jitter des ADCLK948 kann so berechnet werden: √(330,42² – 325,72²) = 55,5 fseff. Der spezifizierte Wert aus dem Datenblatt des ADCLK948 beträgt 75 fseff.

Der Autor: Ian Collins, Analog Devices.

Was ist die (Wandler) Frequenz?

Frage: Wie entwickelt man eine Wandler-Eingangsstufe ohne Beeinträchtigung der Leistungsfähigkeit?
Antwort: Entwickler, die einen Wandler mit hochfrequenter Abtastrate einsetzen, müssen sich vielen Herausforderungen stellen. Die Entwicklung einer Eingangsstufe ist nicht einfach. Die folgenden Hinweise können Ingenieure an eine Lösung heranführen.

Zur Auswahl stehen drei Typen von Eingangsstufen: Basisband, Schmalband oder Breitband. Welcher Typ verwendet wird, bestimmt die Applikation. Basisband-Applikationen verlangen Bandbreiten von DC oder im niedrigen MHz-Bereich bis zur Nyquist-Frequenz des Wandlers. Als relative Bandbreite ausgedrückt bedeutet dies etwa 100 MHz oder weniger. Diese Designs können entweder einen Verstärker, oder einen Transformator (Balun) enthalten.

Schmalband-Applikationen (wobei schmal relativ zur vollen Nyquist-Bandbreite des A/D-Wandlers ist) arbeiten normalerweise mit hohen Zwischenfrequenzen. Sie nutzen normalerweise nur 5 bis 20MHz Bandbreite in der zweiten oder dritten Nyquist-Zone mit einer Mittenfrequenz von >190 MHz. Die Schaltung benötigt nur einen Bereich der Nyquist-Bandbreite. Die nicht genutzte Bandbreite wird jedoch oft zur Implementierung eines Antialiasing-Filters verwendet. Normalerweise wird ein Transformator bzw. Balun für diese Applikationen verwendet. Allerdings lässt sich auch ein Verstärker einsetzen, falls seine Leistungsfähigkeit bei diesen Frequenzen adäquat ist.

Breitbandschaltungen brauchen alles. Dabei nimmt der Anwender alles, was der Wandler liefert. Diese Designs haben die größte Bandbreite und machen die Entwicklung der Eingangsstufe von allen drei Typen zur größten Herausforderung. Diese Applikationen brauchen Bandbreiten von DC oder im niedrigen MHz-Bereich bis zu mehreren GHz. Derzeit beinhalten diese Schaltungen normalerweise einen Breitband-Balun. Doch Verstärker holen auf in Sachen Bandbreite und Leistungsfähigkeit.

Nach der Wahl des Wandlers wird der Eingangsstufen-Verstärker (aktiv) oder Transformator (passiv) gewählt. Die Kompromisse bei beiden sind zahlreich und richten sich nach der Applikation. Sie lassen sich aber auf wenige Punkte zusammenfassen. Verstärker verursachen Rauschen, benötigen eine Stromversorgung und verbrauchen elektrische Energie. Allerdings sind sie nicht von der Verstärkungs-Bandbreite abhängig wie ein Transformator. Auch haben sie eine bessere Verstärkungsflachheit (Gain Flatness) im Durchlassbereich.

Transformatoren sind passiv. Damit verursachen sie kein Rauschen und brauchen keine elektrische Energie. Allerdings kann ihr asymmetrisches Verhalten Störungen bewirken. Transformatoren sind keine idealen Bauteile. Falls sie nicht richtig eingesetzt werden, können ihre Parasitäten jedes Design beeinträchtigen, speziell bei höheren Frequenzen (>100 MHz).

Von Uwe Bröckelmann nach Unterlagen von Analog Devices.

Ihr Spannungsregler arbeitet vielleicht genauer als Sie denken

Selbst wenn Sie gezwungen sind, in Ihren Neuentwicklungen Widerstände mit Toleranzen von einem Prozent oder mehr einzusetzen, lassen sich sehr präzise Ausgangsspannungen erzeugen.

 Bild 1: Typischer Regelung für eine Stromversorgung. Die Genauigkeit der Ausgangsspannung hängt vom Spannungsteilerverhältnis, von der Genauigkeit der Referenzspannung und vom Offset des Differenzverstärkers ab Bild 1: Typischer Regelung für eine Stromversorgung. Die Genauigkeit der Ausgangsspannung hängt vom Spannungsteilerverhältnis, von der Genauigkeit der Referenzspannung und vom Offset des Differenzverstärkers ab

Bild 1 zeigt eine typische Regelungsschaltung für eine Stromversorgung. Die Ausgangsspannung wird geteilt und mit einer Referenzspannung verglichen. Die Differenz wird verstärkt und als Eingangsgröße für den Regelkreis verwendet.

Auf den ersten Blick könnte man meinen, dass sich die Genauigkeit dieser Anordnung lediglich aus den beiden Widerstandstoleranzen zusammensetzt. Glücklicherweise stimmt das aber nicht, denn die Genauigkeit hängt auch stark vom Verhältnis zwischen der Ausgangs- und der Referenzspannung ab.

Für dieses Verhältnis kann man sich recht einfach drei unterschiedliche Szenarien vorstellen. Das erste Szenario besteht darin, dass überhaupt keine Spannungsteilung erfolgt. Anders gesagt: In diesem Fall ist die Ausgangsspannung gleich der Referenzspannung. Dann verursachen die Spannungsteiler-Widerstände offensichtlich auch keinen Fehler.

Im zweiten Fall ist die Ausgangsspannung wesentlich größer als die Referenzspannung, d. h. R1 ist sehr groß gegenüber R2. Der Fehler des Spannungsteilers ist gleich der doppelten Widerstandstoleranz für den Fall, dass der Wert von R1 in eine Richtung und derjenige von R2 in die andere Richtung abweicht.

Eine dritte Situation, die man sich leicht vorstellen kann, liegt vor, wenn die Ausgangsspannung doppelt so hoch ist wie die Referenzspannung. In diesem Fall sind die Nennwerte der Widerstände gleich groß. Weichen also die Widerstandswerte in entgegengesetzte Richtungen vom Nennwert ab, dann verschiebt sich der Zähler der Spannungsteilergleichung um den Toleranzwert, während die Verschiebung des Nenners Null beträgt.

 Bild 2: Die Genauigkeit der Ausgangsspannung errechnet sich einfach zu (1-Uref/Uout)*2*Toleranz (die Darstellung gilt für 1%-Widerstände) Bild 2: Die Genauigkeit der Ausgangsspannung errechnet sich einfach zu (1-Uref/Uout)*2*Toleranz (die Darstellung gilt für 1%-Widerstände)

Bild 2 zeigt, wie die Genauigkeit der Ausgangsspannung vom Verhältnis der Referenzspannung zur Ausgangsspannung abhängt (genaue Ableitung siehe Anhang). Vereinfacht formuliert lässt sich sagen, dass die Genauigkeit des Spannungsteilers (1 – Uref/Uout)*2*Toleranz lautet, was auch den drei Datenpunkten entspricht, die wir durch Betrachtung der drei genannten Szenarien ermittelt haben. Diese Gleichung gibt die Verhältnisse zwar etwas vereinfacht wieder, dürfte aber für die meisten Widerstandstoleranzen hinreichend genaue Ergebnisse liefern.

Interessanterweise ergibt sich aus diesem Zusammenhang eine höhere Genauigkeit bei niedrigeren Ausgangsspannungen. Viele IC-Referenzen liegen im Bereich von 0,6 bis 1,25 V, was Genauigkeiten von einem Prozent oder darunter ermöglicht, weil auch die Ausgangsspannungen in dieser Größenordnung liegen.

 Tabelle 1: Widerstandstoleranzen können sich addieren Tabelle 1: Widerstandstoleranzen können sich addieren

In Tabelle 1 sind einige Informationen zusammengestellt, die für Elektronikentwickler eher unerfreulich sein dürften. Dabei handelt es sich um Widerstands-Fehlerterme, wie sie in einem typischen Widerstands-Datenblatt zu finden sind. Gleichwohl ist diese Liste in einem Design unter Umständen schwierig umzusetzen. Die meisten Entwickler beschränken sich auf die Berücksichtigung der Anfangstoleranzen; allerdings finden sich in der Liste auch Fehlerterme, die man lieber nicht ignorieren sollte. Jedes dieser Elemente hat nämlich ganz eigene Auswirkungen. So ist beispielsweise kein Bereich für den Temperaturkoeffizienten angegeben.

In der Praxis werden die Widerstandswerte aber wahrscheinlich mit der Temperatur in dieselbe Richtung abweichen, d.h. die Abweichungen werden nicht an entgegengesetzten Enden der Extremwerte liegen.

Eine Schnellumfrage bei mehreren erfahrenen Ingenieuren ergab, dass bei einem Widerstand mit einem Prozent Toleranz die Annahme einer Genauigkeit von 2,5 % zu einem brauchbaren Kompromiss zwischen dem ungünstigsten Fall und den akzeptablen Kosten führt.

 Anhang: Genaue Ableitung Anhang: Genaue Ableitung

Zusammenfassend lässt sich sagen, dass die Realisierung von Ausgangsspannungen mit brauchbarer Genauigkeit keine unüberwindbare Aufgabe ist, da Spannungsteiler mit niedrigen Teilerverhältnissen schon von Haus aus exakt arbeiten.

Im nächsten Power-Tipp befassen wir uns mit einer interessanten Stromversorgungs-Topologie zur Erzeugung negativer Betriebsspannungen.

Von Robert Kollman, Texas Instruments.

Galvanisch isolierte LVDS-Schnittstellenschaltung

 

 

 

 Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI) Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI)

Die Schaltung in Bild 1 zeigt die galvanische Isolation einer LVDS(Low Voltage Differential Signaling)-Schnittstelle. Zu den Vorteilen bei der galvanischen Isolation einer LVDS-Schnittstelle zählen der Schutz bei Fehlern (Sicherheitsisolation) und eine erhöhte Robustheit (Funktionsisolation).

Der ADuM3442 sorgt für die digitale Isolation der Logik-Eingänge am LVDS-Treiber ADN4663 und an den Logik-Ausgängen des LVDS-Empfängers ADN4664. Durch die isolierte Stromversorgung mit dem ADuM5000 werden eine Reihe von Herausforderungen bei der Isolation von LVDS-Verbindungen in Industrie- und Messtechnikanwendungen erfüllt. Dazu zählen:

  • Isolation der Logiksignale zu/von den LVDS-Treibern/Empfängern. Dies gewährleistet eine Standard-LVDS-Kommunikation auf der Bus-Seite der Schaltung.
  • Hochintegrierte Isolation mit zwei zusätzlichen „Wide-Body“ SOICs, dem ADuM3442 und dem ADuM5000, zur Isolation der Standard LVDS-Bauteile ADN4663 und ADN4664.
  • Geringe Stromaufnahme gegenüber herkömmlicher Isolation mit Optokopplern. Low-Power-Betrieb ist ein Leistungsmerkmal von LVDS-Applikationen.
  • Mehrere isolierte Kanäle. In LVDS-Applikationen dienen parallele Kanäle zur Maximierung des Datendurchsatzes. Diese Schaltung demonstriert eine vierkanalige Isolation (in diesem Fall zwei Übertragungs- und zwei Empfangskanäle).
  • High-Speed-Betrieb; die Isolation arbeitet mit bis zu 150 MBit/s und erfüllt so die Basis-LVDS-Geschwindigkeitsanforderungen.

Die Schaltung in Bild 1 isoliert einen zweikanaligen LVDS-Leitungstreiber und einen zweikanaligen LVDS-Empfänger. So sind zwei komplette Übertragungs- und Empfangspfade auf einem Board möglich.

Schaltungsbeschreibung

Anwendungen für isolierte LVDS-Schnittstellen sind die Schutzisolation und/oder Funktionsisolation von Board-zu-Board-, Backplane- und Leiterplatten-Kommunikationsverbindungen. Ein Beispiel für die Schutzisolation ist ein System mit einer LVDS-Backplane, bei dem eine oder mehrere Einsteckkarten Transienten mit hohen Spannungen ausgesetzt sein können. Die Isolation der LVDS-Schnittstelle stellt sicher, dass solche Fehlersituationen keine anderen Schaltungen im System beeinträchtigen.

Ein Beispiel einer Applikation, bei der die Funktionsisolation vorteilhaft ist, ist Messequipment. Bei der Isolation von LVDS-Verbindungen, zum Beispiel zwischen einem A/D-Wandler und einem FPGA, kann eine potenzialfreie Massefläche entstehen, welche die Integrität von Messdaten erhöht und Rückkopplungen auf den Rest der Applikation minimiert.

 Bild 2: Isolierte LVDS-Schnittstellenschaltung (Bild: ADI) Bild 2: Isolierte LVDS-Schnittstellenschaltung (Bild: ADI)

Bild 2 zeigt die isolierte LVDS-Schnittstellenschaltung, die zwei Sendekanäle (CMOS/TTL zu LVDS) und zwei Empfangskanäle (LVDS zu CMOS/TTL) isoliert. Die Signale können für Datenraten bis 150 MBit/s isoliert werden. Die Spezifikation des ADuM3442 hinsichtlich maximaler Pulsbreitenverzerrung bleibt dabei erhalten.

Logiksignale können an IN1 und IN2 angelegt werden und werden vom ADuM3442 isoliert. Die korrespondierenden Ausgänge des ADuM3442 (die DIN1 und DIN2 Testpunkte) sind mit dem LVDS-Treiber ADN4663 verbunden, um LVDS-Signale an DOUT1+, DOUT1− und DOUT2+ bzw. DOUT2− zu erzeugen.

Der LVDS-Empfänger ADN4664 kann LVDS-Signale an RIN1+, RIN1− und RIN2+ bzw. RIN2− empfangen. Die Empfängerausgänge (die ROUT1- und ROUT2-Testpunkte) sind mit dem ADuM3442 verbunden, um die Signale zu isolieren. Die korrespondierenden Logikausgänge am ADuM3442 sind OUT1 und OUT2.

Die Schaltung wird auf der Logikseite über eine Verbindung mit UDD1 versorgt. Diese Versorgungsspannung kann 3,3 oder 5 V betragen und versorgt die Logikseite des ADuM3442 (die Signalisolation für die Schaltung). Außerdem versorgt sie den ADuM5000, der eine isolierte Versorgung für die Bus-Seite der Schaltung liefert.

Der Ausgang UISO des ADuM5000 liefert die 3,3-V-Versorgung für den LVDS-Treiber (ADN4663) und den LVDS-Empfänger (ADN4664) sowie für die Bus-Seite des ADuM3442.

Die in der Applikationsschrift AN-0971 beschriebenen Richtlinien „Recommendations for Control of Radiated Emissions with isoPower Devices” wurden bei der Realisierung des Schaltungslayouts beachtet. Zusätzlich wurde das Layout für eine schnelle differenzielle Signalführung optimiert.

Schnelle differenzielle Signalführung

Die LVDS-Eingangs/Ausgangs-Leiterbahnen haben die gleichen Längen und Impedanzen von 50 Ω gegenüber Masse (100 Ω zwischen differenziellen Paaren). Testpunkte an jedem Paar befinden sich ebenfalls in gleichen Abständen vom Treiber/Empfänger. Mehrere Vias zur Masse sind entlang der Leiterbahnen platziert, um die Signalintegrität bei hohen Frequenzen zu verbessern.

Abschlusswiderstände (R1, R2) von 100 Ω befinden sich an den LVDS-Eingängen RIN1+, RIN1− und RIN2+ bzw. RIN2−. Das Empfangsende aller an DOUT1+, DOUT1− und DOUT2+ bzw. DOUT1− angeschlossenen Busse sollten entsprechende Abschlüsse aufweisen.

Die Versorgung und Masse sind über einen Schraubanschluss (UDD1 und GND1) angeschlossen. Logik-Eingänge/Ausgänge ((IN1, IN2/OUT1, OUT2) sind über vier SMB-Steckverbinder angeschlossen.

Die Bus-Signale sind auf ähnliche Weise über acht SMB-Steckverbinder angeschlossen. Diese sind mit dem LVDS-Treiber (ADN4663) und dem Empfänger (ADN4664) über Leiterbahnen mit Impedanzen von 50 Ω gegen Masse verbunden.

Schaltungsevaluierung und Test

 Bild 3: Übertragungs- und Empfangskanal 1, Testaufbau (Bild: ADI) Bild 3: Übertragungs- und Empfangskanal 1, Testaufbau (Bild: ADI)

Zur Versorgung der isolierten LVDS-Schnittstellenboards legt man 3,3 oder 5 V an VDD1 an. Um zu testen, dass die Schaltung richtig versorgt wird, überprüft man den Spannungspegel am Testpunkt VDD2. Dieser Testpunkt ist die isolierte Versorgung von ADuM5000 und sollte entsprechend 3,3 oder 5 V betragen.

Ein kompletter Sende- und Empfangspfad lässt sich testen, indem man die LVDS-Ausgänge für einen Kanal an die LVDS-Eingänge für einen Kanal anschließt. Um zum Beispiel Kanal 1 zu testen verbindet man mit SMB-zu-SMB Anschlüssen DOUT1+ mit RIN1+ und DOUT1− mit RIN1−. Ein Signal- oder Pattern-Generator kann an IN1 angeschlossen werden. Der Ausgang am Testpunkt OUT1 (oder dem OUT1-Steckverbinder) muss an den Eingang angepasst sein. Bild 3 zeigt den Testaufbau.

 Bild 4: Oszilloskop-Kurve von IN1, RIN1+, RIN1− und OUT1 für ein Signal von 50 MBit/s (Bild: ADI) Bild 4: Oszilloskop-Kurve von IN1, RIN1+, RIN1− und OUT1 für ein Signal von 50 MBit/s (Bild: ADI)

Die Oszilloskop-Kurve in Bild 4 zeigt die Signalverläufe für IN1, RIN1+, RIN1− und OUT1, wenn dieser Test mit einem Taktsignal von 50 MBit/s an IN1 und einer 90 cm langen, geschirmten Leitung zwischen DIN1+ und RIN1+ sowie DIN1− und RIN1− durchgeführt wird.

Die Messungen wurden mit Tastköpfen mit niedriger Kapazität (<1 pF) am LVDS-Bus durchgeführt. Für höhere Datenraten sollte man kürzere Leitungen zwischen den LVDS-Aus- und Eingängen verwenden.

Der Autor: Dr. Conal Watterson, Applikationsingenieur in der Gruppe Interface & Isolation Technology (ITG) bei Analog Devices in Limerick, Irland.