Bild 1: Blockschaltbild des D/A-Wandlers AD537x mit einer Auflösung von 16 Bit und 40 Kanälenalog-Wandler AD537x mit einer Auflösung von 16 Bit und 40 Kanälen

Open-Loop-Kalibriertechniken für D/A-Wandler

Im Prinzip wird ein D/A-Wandler mit einem digitalen Eingangswert gespeist und das Bauteil liefert dann eine analoge Ausgangsspannung. In der Praxis wird die Genauigkeit der Ausgangsspannung durch Verstärkungs- und Offsetfehler des D/A-Wandlers und anderer Bauteile in der Signalkette beeinträchtigt, die kompensiert werden müssen.

 Bild 1: Blockschaltbild des D/A-Wandlers AD537x mit einer Auflösung von 16 Bit und 40 Kanälen
Bild 1: Blockschaltbild des D/A-Wandlers AD537x mit einer Auflösung von 16 Bit und 40 Kanälen

Systementwickler müssen diese Fehler kompensieren, um eine genaue Ausgangsspannung zu erhalten. Dies kann mit externen Bauteilen oder durch einen Abgleich nach der Fertigung erfolgen.

Die digitale Kalibrierung modifiziert das am Eingang eines D/A-Wandlers angelegte Signal so, dass die Verstärkungs- und Offsetfehler berücksichtigt werden. Damit sind keine externen Bauteile oder ein zusätzlicher Abgleich erforderlich.

Zum Durchführen dieser Berechnungen in einem DSP oder Mikroprozessor sind zusätzliche Ressourcen erforderlich, die Kosten verursachen sowie Zeitaufwand benötigen. Einige D/A-Wandler enthalten integrierte Register, die Berechnungen im D/A-Wandler ermöglichen und den Prozessor für andere Aufgaben entlasten.

Die mehrkanaligen Wandler aus den denseDAC-Familien AD536x, AD537x, AD538x und AD539x von Analog Devices weisen acht bis 40 Kanäle auf und bieten Auflösungen von 12 bis 16 Bit. Versionen für eine unipolare Versorgungsspannung können Ausgangsspannungen von 5 V produzieren. Modelle für bipolare Versorgungsspannungen liefern Ausgangsspannungen von ±10 V. Alle Bauteile verfügen über spezielle m- und c-Register für jeden Kanal und ermöglichen eine jeweilige Verstärkungs- und Offsetkalibrierung.

 Bild 2: Ein Kanal des D/A-Wandlers AD5370 mit einer Auflösung von 16 Bit und 40 Kanälen
Bild 2: Ein Kanal des D/A-Wandlers AD5370 mit einer Auflösung von 16 Bit und 40 Kanälen

Die Grafik in Bild 2  zeigt einen Kanal des D/A-Wandlers AD5370 mit einer Auflösung von 16 Bit und 40 Kanälen. Die Werte für die m- und c-Register lassen sich mithilfe folgender vier Schritte berechnen:

  • Messen von Offset- und Vollausschlagsfehlern durch Einstellen des DAC-Eingangs auf Null und Vollausschlag.
  • Berechnen der tatsächlichen LSB-Größe durch Division des Bereichs durch die Anzahl des maximal möglichen Codes (65535 in diesem Fall).
  • Subtraktion der Anzahl der LSB, die mit dem überschrittenen Bereich des Default m-Registerwertes korrespondieren. Zum Beispiel korrespondieren 50 mV in einem 10-V-Bereich mit 326 LSB.
  • Addition der Anzahl von LSB, die mit dem Offset des Default c-Registerwertes korrespondieren. Zum Beispiel entpricht ein Offset von –10 mV 65 LSB.

Der D/A-Wandler kann jetzt so behandelt werden, als sei er ideal und berechnet die entsprechenden Werte zur Kompensierung von internen und Systemfehlern automatisch.

Der Autor: Ken Kavanagh arbeitet bei Analog Devices.

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.