Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI)

Galvanisch isolierte LVDS-Schnittstellenschaltung

 

 

 

 Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI) Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI)

Die Schaltung in Bild 1 zeigt die galvanische Isolation einer LVDS(Low Voltage Differential Signaling)-Schnittstelle. Zu den Vorteilen bei der galvanischen Isolation einer LVDS-Schnittstelle zählen der Schutz bei Fehlern (Sicherheitsisolation) und eine erhöhte Robustheit (Funktionsisolation).

Der ADuM3442 sorgt für die digitale Isolation der Logik-Eingänge am LVDS-Treiber ADN4663 und an den Logik-Ausgängen des LVDS-Empfängers ADN4664. Durch die isolierte Stromversorgung mit dem ADuM5000 werden eine Reihe von Herausforderungen bei der Isolation von LVDS-Verbindungen in Industrie- und Messtechnikanwendungen erfüllt. Dazu zählen:

  • Isolation der Logiksignale zu/von den LVDS-Treibern/Empfängern. Dies gewährleistet eine Standard-LVDS-Kommunikation auf der Bus-Seite der Schaltung.
  • Hochintegrierte Isolation mit zwei zusätzlichen „Wide-Body“ SOICs, dem ADuM3442 und dem ADuM5000, zur Isolation der Standard LVDS-Bauteile ADN4663 und ADN4664.
  • Geringe Stromaufnahme gegenüber herkömmlicher Isolation mit Optokopplern. Low-Power-Betrieb ist ein Leistungsmerkmal von LVDS-Applikationen.
  • Mehrere isolierte Kanäle. In LVDS-Applikationen dienen parallele Kanäle zur Maximierung des Datendurchsatzes. Diese Schaltung demonstriert eine vierkanalige Isolation (in diesem Fall zwei Übertragungs- und zwei Empfangskanäle).
  • High-Speed-Betrieb; die Isolation arbeitet mit bis zu 150 MBit/s und erfüllt so die Basis-LVDS-Geschwindigkeitsanforderungen.

Die Schaltung in Bild 1 isoliert einen zweikanaligen LVDS-Leitungstreiber und einen zweikanaligen LVDS-Empfänger. So sind zwei komplette Übertragungs- und Empfangspfade auf einem Board möglich.

Schaltungsbeschreibung

Anwendungen für isolierte LVDS-Schnittstellen sind die Schutzisolation und/oder Funktionsisolation von Board-zu-Board-, Backplane- und Leiterplatten-Kommunikationsverbindungen. Ein Beispiel für die Schutzisolation ist ein System mit einer LVDS-Backplane, bei dem eine oder mehrere Einsteckkarten Transienten mit hohen Spannungen ausgesetzt sein können. Die Isolation der LVDS-Schnittstelle stellt sicher, dass solche Fehlersituationen keine anderen Schaltungen im System beeinträchtigen.

Ein Beispiel einer Applikation, bei der die Funktionsisolation vorteilhaft ist, ist Messequipment. Bei der Isolation von LVDS-Verbindungen, zum Beispiel zwischen einem A/D-Wandler und einem FPGA, kann eine potenzialfreie Massefläche entstehen, welche die Integrität von Messdaten erhöht und Rückkopplungen auf den Rest der Applikation minimiert.

 Bild 2: Isolierte LVDS-Schnittstellenschaltung (Bild: ADI) Bild 2: Isolierte LVDS-Schnittstellenschaltung (Bild: ADI)

Bild 2 zeigt die isolierte LVDS-Schnittstellenschaltung, die zwei Sendekanäle (CMOS/TTL zu LVDS) und zwei Empfangskanäle (LVDS zu CMOS/TTL) isoliert. Die Signale können für Datenraten bis 150 MBit/s isoliert werden. Die Spezifikation des ADuM3442 hinsichtlich maximaler Pulsbreitenverzerrung bleibt dabei erhalten.

Logiksignale können an IN1 und IN2 angelegt werden und werden vom ADuM3442 isoliert. Die korrespondierenden Ausgänge des ADuM3442 (die DIN1 und DIN2 Testpunkte) sind mit dem LVDS-Treiber ADN4663 verbunden, um LVDS-Signale an DOUT1+, DOUT1− und DOUT2+ bzw. DOUT2− zu erzeugen.

Der LVDS-Empfänger ADN4664 kann LVDS-Signale an RIN1+, RIN1− und RIN2+ bzw. RIN2− empfangen. Die Empfängerausgänge (die ROUT1- und ROUT2-Testpunkte) sind mit dem ADuM3442 verbunden, um die Signale zu isolieren. Die korrespondierenden Logikausgänge am ADuM3442 sind OUT1 und OUT2.

Die Schaltung wird auf der Logikseite über eine Verbindung mit UDD1 versorgt. Diese Versorgungsspannung kann 3,3 oder 5 V betragen und versorgt die Logikseite des ADuM3442 (die Signalisolation für die Schaltung). Außerdem versorgt sie den ADuM5000, der eine isolierte Versorgung für die Bus-Seite der Schaltung liefert.

Der Ausgang UISO des ADuM5000 liefert die 3,3-V-Versorgung für den LVDS-Treiber (ADN4663) und den LVDS-Empfänger (ADN4664) sowie für die Bus-Seite des ADuM3442.

Die in der Applikationsschrift AN-0971 beschriebenen Richtlinien „Recommendations for Control of Radiated Emissions with isoPower Devices” wurden bei der Realisierung des Schaltungslayouts beachtet. Zusätzlich wurde das Layout für eine schnelle differenzielle Signalführung optimiert.

Schnelle differenzielle Signalführung

Die LVDS-Eingangs/Ausgangs-Leiterbahnen haben die gleichen Längen und Impedanzen von 50 Ω gegenüber Masse (100 Ω zwischen differenziellen Paaren). Testpunkte an jedem Paar befinden sich ebenfalls in gleichen Abständen vom Treiber/Empfänger. Mehrere Vias zur Masse sind entlang der Leiterbahnen platziert, um die Signalintegrität bei hohen Frequenzen zu verbessern.

Abschlusswiderstände (R1, R2) von 100 Ω befinden sich an den LVDS-Eingängen RIN1+, RIN1− und RIN2+ bzw. RIN2−. Das Empfangsende aller an DOUT1+, DOUT1− und DOUT2+ bzw. DOUT1− angeschlossenen Busse sollten entsprechende Abschlüsse aufweisen.

Die Versorgung und Masse sind über einen Schraubanschluss (UDD1 und GND1) angeschlossen. Logik-Eingänge/Ausgänge ((IN1, IN2/OUT1, OUT2) sind über vier SMB-Steckverbinder angeschlossen.

Die Bus-Signale sind auf ähnliche Weise über acht SMB-Steckverbinder angeschlossen. Diese sind mit dem LVDS-Treiber (ADN4663) und dem Empfänger (ADN4664) über Leiterbahnen mit Impedanzen von 50 Ω gegen Masse verbunden.

Schaltungsevaluierung und Test

 Bild 3: Übertragungs- und Empfangskanal 1, Testaufbau (Bild: ADI) Bild 3: Übertragungs- und Empfangskanal 1, Testaufbau (Bild: ADI)

Zur Versorgung der isolierten LVDS-Schnittstellenboards legt man 3,3 oder 5 V an VDD1 an. Um zu testen, dass die Schaltung richtig versorgt wird, überprüft man den Spannungspegel am Testpunkt VDD2. Dieser Testpunkt ist die isolierte Versorgung von ADuM5000 und sollte entsprechend 3,3 oder 5 V betragen.

Ein kompletter Sende- und Empfangspfad lässt sich testen, indem man die LVDS-Ausgänge für einen Kanal an die LVDS-Eingänge für einen Kanal anschließt. Um zum Beispiel Kanal 1 zu testen verbindet man mit SMB-zu-SMB Anschlüssen DOUT1+ mit RIN1+ und DOUT1− mit RIN1−. Ein Signal- oder Pattern-Generator kann an IN1 angeschlossen werden. Der Ausgang am Testpunkt OUT1 (oder dem OUT1-Steckverbinder) muss an den Eingang angepasst sein. Bild 3 zeigt den Testaufbau.

 Bild 4: Oszilloskop-Kurve von IN1, RIN1+, RIN1− und OUT1 für ein Signal von 50 MBit/s (Bild: ADI) Bild 4: Oszilloskop-Kurve von IN1, RIN1+, RIN1− und OUT1 für ein Signal von 50 MBit/s (Bild: ADI)

Die Oszilloskop-Kurve in Bild 4 zeigt die Signalverläufe für IN1, RIN1+, RIN1− und OUT1, wenn dieser Test mit einem Taktsignal von 50 MBit/s an IN1 und einer 90 cm langen, geschirmten Leitung zwischen DIN1+ und RIN1+ sowie DIN1− und RIN1− durchgeführt wird.

Die Messungen wurden mit Tastköpfen mit niedriger Kapazität (<1 pF) am LVDS-Bus durchgeführt. Für höhere Datenraten sollte man kürzere Leitungen zwischen den LVDS-Aus- und Eingängen verwenden.

Der Autor: Dr. Conal Watterson, Applikationsingenieur in der Gruppe Interface & Isolation Technology (ITG) bei Analog Devices in Limerick, Irland.

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.