Archiv der Kategorie: EPFH – Tipps

A/D-Wandler für hohen Dynamikbereich – Sukzessive Approximation oder Sigma/Delta?

Antwort: Leistungsstarke Signalketten für die Datenerfassung, die in Industrie-, Messtechnik- und Medizingeräten eingesetzt werden, verlangen einen großen Dynamikbereich und hohe Genauigkeit. Der Dynamikbereich eines A/D-Wandlers lässt sich mit einem PGA (Programmable-Gain Amplifier) vergrößern. Alternativ kann man mit mehreren parallel geschalteten ADCs arbeiten und digitale Nachbearbeitung nutzen, um das Ergebnis zu mitteln.

Doch diese Methoden können sich aufgrund von Entwicklungsvorgaben hinsichtlich Leistungsaufnahme, Platzbedarf und Kosten als nicht praktikabel erweisen. Mit Überabtastung (Oversampling) kann ein A/D-Wandler bei niedrigen Kosten einen hohen Dynamikbereich erreichen. Zugleich lassen sich Herausforderungen hinsichtlich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme adressieren.

Überabtastung erfolgt, indem man das Eingangssignal mit einer wesentlich höheren Frequenz als die Nyquist-Frequenz abtastet (die doppelte Signalbandbreite), um das SNR (Signal-to-Noise Ratio) und die effektive Bitzahl (ENOB) zu erhöhen. Wird der A/D-Wandler überabgetastet, verteilt sich das Quantisierungsrauschen so, dass sein größter Teil außerhalb der relevanten Bandbreite liegt. Daraus resultiert ein höherer gesamter Dynamikbereich bei niedrigen Frequenzen. Das Rauschen außerhalb der relevanten Bandbreite kann durch digitale Nachverarbeitung eliminiert werden.

Das OSR (Oversampling Ratio) ist die Abtastrate dividiert durch die Nyquist-Frequenz. Die Verbesserung des Dynamikbereichs (DR) aufgrund von Oversampling ist DR = log2 (OSR) × 3 dB. Zum Beispiel sorgt ein Oversampling des A/D-Wandlers um einen Faktor von 4 für einen um 6 dB höheren Dynamikbereich oder für ein zusätzliches bit an Auflösung.

Oversampling ist in den meisten Sigma/Delta-ADCs mit integrierten Digitalfiltern implementiert, bei denen die Modulator-Taktfrequenz typischerweise 32 bis 256 Mal die Signalbandbreite beträgt. Sigma/Delta-ADCs sind jedoch für Anwendungen nicht geeignet, die ein schnelles Umschalten zwischen den Eingangskanälen verlangen. Die SAR-Architektur weist weder Latenz, noch Pipeline-Verzögerungen auf. Dies ermöglicht sehr schnelle Steuerschleifen und ein schnelles Umschalten zwischen Eingangskanälen. Außerdem erlaubt der hohe Durchsatz der SAR-Architektur Oversampling.

Obwohl beide ADC-Topologien niederfrequente Signale exakt messen können, skaliert der Energieverbrauch eines SAR-A/D-Wandlers mit der Durchsatzrate. Dies reduziert die Leistungsaufnahme um mindestens 50% verglichen mit Sigma/Delta-ADCs, die normalerweise eine feste Menge an Energie verbrauchen. Der 18 Bit SAR-ADC AD7960 mit 5 MSample/s ist ein Beispiel für einen hohen Durchsatz bei linearer Leistungsskalierung.

Der einem SAR-ADC vorgeschaltete Tiefpassfilter minimiert Aliasing und reduziert Rauschen durch Begrenzung der Bandbreite. Das hohe Oversampling-Verhältnis und der Digitalfilter von Sigma/Delta-ADCs minimieren die Antialiasing-Anforderungen an ihren Analogeingängen. Außerdem reduziert Oversampling das Gesamtrauschen. Für weitere Flexibilität kann individuelle Digitalfilterung auch im FPGA durchgeführt werden.

Aufgrund ihres niedrigen Grundrauschens und ihrer hohen Linearität können Hochleistungs-SAR-ADCs eine erhöhte Bandbreite sowie hohe Genauigkeit liefern und diskrete Abtastung ermöglichen. Und das in einem kleinen Zeitfenster, das für schnelle Mess- und Steuerapplikationen erforderlich ist. Ihr hoher Durchsatz sowie der geringe Energieverbrauch und die kleinen Abmessungen helfen Entwicklern, Herausforderungen hinsichtlich Platzbedarf, Wärmeentwicklung und Leistungsaufnahme sowie weitere bei Systemen mit hohen Kanaldichten Anforderungen zu erfüllen. SAR-ADCs bieten auch das niedrigste Grundrauschen, bezogen auf das Vollausschlags-Eingangssignal. Daraus resultiert ein höheres SNR und eine ausgezeichnete Linearität. Doch im Gegensatz zu Sigma/Delta-ADCs können sie nicht 1/f-Rauschen in der Nähe von DC (50/60 Hz) unterdrücken.

SAR- und Sigma/Delta-ADCs bieten jeweils eigene Vor- und Nachteile. Entwickler von Datenerfassungssystemen müssen stets Kompromisse bezüglich Leistungsfähigkeit, Geschwindigkeit, Platzbedarf, Leistung und Kosten eingehen.

Autor: Von Uwe Bröckelmann nach Unterlagen von Analog Devices.

Achten Sie auf die parasitären Elemente von Kondensatoren

Bild 1 zeigt die grundlegenden parasitären Effekte eines Kondensators, nämlich den effektiven Serienwiderstand (ESR) und die effektive Serieninduktivität (ESL). Außerdem ist die Impedanz von Keramik-, Aluminiumelektrolyt- und Aluminium-Polymer-Kondensatoren – den drei wichtigsten Kondensatorbauarten – als Funktion der Frequenz grafisch dargestellt. Die Werte, auf deren Basis die Kurven erzeugt wurden, sind in Tabelle 1 aufgeführt. Es handelt sich dabei um typische Werte, wie man sie in synchronen Abwärtswandlern für niedrige Spannungen (1  bis 2,5 V) und eine mittlere Stromstärke (5 A) vorfindet.

 

Tabelle 1: Ein Vergleich der drei Kondensatorbauarten zeigt, dass alle Varianten ihre spezifischen Stärken haben. (Bild: TI) Tabelle 1: Ein Vergleich der drei Kondensatorbauarten zeigt, dass alle Varianten ihre spezifischen Stärken haben. (Bild: TI)

Bei niedrigen Frequenzen gibt es bei keinem der drei Kondensatortypen Anzeichen für parasitäre Effekte, denn die Impedanz wird hier eindeutig nur von der Kapazität bestimmt. Doch schon bei einer relativ geringen Frequenz geht die Impedanz des Aluminiumelektrolyt-Kondensators nicht weiter zurück und wird zunehmend resistiv. Diese resistive Charakteristik bleibt dann bis zu einer relativ hohen Frequenz erhalten, von der an sich der Kondensator induktiv verhält.

Der Aluminium-Polymer-Kondensator ist der nächste, der in seinem Verhalten vom Ideal abzuweichen beginnt. Interessanterweise besitzt er einen niedrigen ESR, während der ESL zutage tritt. Der Keramik-Kondensator besitzt ebenfalls einen geringen ESR, doch wegen seiner kleineren Gehäuseabmessungen ist sein ESL-Wert geringer als der des Aluminiumelektrolyt- und des Aluminium-Polymer-Kondensators.

Bild 2: Der Kondensator und seine parasitären Elemente erzeugen in einem nicht lückenden, synchronen Buck-Schaltregler verschiedene Welligkeitsspannungen. (Bild: TI) Bild 2: Der Kondensator und seine parasitären Elemente erzeugen in einem nicht lückenden, synchronen Abwärtswandler verschiedene Welligkeitsspannungen. (Bild: TI)

Bild 2 zeigt die (simulierten) Spannungen am Ausgangskondensator eines nicht lückenden, synchronen Abwärtswandlers mit einer Schaltfrequenz von 500 kHz. Dabei werden die dominanten Impedanzen der drei Kondensatoren in Bild 1 zugrunde gelegt – die Kapazität im Fall des Keramik-Kondensators, der ESR im Fall des Aluminium-Elkos und die ESL im Fall des Aluminium-Polymer-Kondensators.

Die rote Kurve gibt die Spannung am Aluminiumelektrolyt-Kondensator wieder, dessen Impedanz durch den ESR dominiert wird. Die Welligkeitsspannung steht hier in direktem Zusammenhang mit dem Welligkeitsstrom der Drossel. Die blaue Kurve zeigt die Welligkeitsspannung am Keramikkondensator, der durch geringe ESR- und ESL-Werte gekennzeichnet ist. Die Welligkeitsspannung ist hier das Integral des Welligkeitsstroms in der Ausgangsdrossel. Da der Welligkeitsstrom linear ist, führt dies zu einer Abfolge über die Zeit quadrierter Abschnitte und ergibt einen sinusförmigen Verlauf.

Die grüne Kurve schließlich zeigt die Welligkeitsspannung, wenn die Impedanz des Kondensators vom ESL-Wert dominiert wird, wie im Fall des Aluminium-Polymer-Kondensators. Hier bilden die Induktivität des Ausgangsfilters und die effektive Serieninduktivität des Kondensators einen Spannungsteiler.

Das Phasenverhältnis der gezeigten Signalverläufe entspricht den Erwartungen. Dominiert die ESL, eilt die Welligkeitsspannung dem Strom in der Induktivität des Ausgangsfilters vor, bei dominierendem ESR sind Welligkeitsspannung und Strom in Phase, und bei dominierender Kapazität eilt die Spannung nach. In der Realität wird die Welligkeitsspannung am Ausgang natürlich nicht ausschließlich von einem der drei Elemente bestimmt, sondern ist stets die Summe aller drei Einflüsse. Die Welligkeitsspannung wird deshalb alle drei Elemente widerspiegeln.

Bild 3: Zustandswechsel bei Sperrwandlern oder Boost-Wandlern (Bild: TI) Bild 3: Zustandswechsel bei Sperrwandlern oder Aufwärtswandlern (Bild: TI)

Bild 3 zeigt die Signalverläufe in einem weit im nicht lückenden Bereich arbeitenden Sperrwandler oder Aufwärtswandler, bei dem der Ausgangsstrom sowohl positives als auch negatives Vorzeichen annimmt und steile Zustandswechsel aufweist. Deutlich wird dies an der roten Kurve. Diese gibt die Spannung wieder, die das Produkt aus dem Strom und ESR ist. Es entsteht eine Rechteckwelle. Die Spannung am Kondensatorelement ist einfach das Integral einer Rechteckwelle, was ein lineares Lade- und Entladeverhalten ergibt (siehe die blaue Dreieckwelle).

Die Spannung an der effektiven Serieninduktivität des Kondensators schließlich kommt nur dann zum Tragen, wenn sich der Strom während eines Zustandswechsels ändert. Je nach der Steilheit, mit der sich der Ausgangsstrom ändert, kann diese Spannung recht hoch sein. Da die grüne Kurve hier durch zehn dividiert ist, wurde eine Stromanstiegszeit von 25 ns zugrunde gelegt. Diese erheblichen induktiv bedingten Spannungsspitzen sind einer der Gründe, weshalb Sperrwandler oder Aufwärtswandler häufig mit zweistufigen Filtern versehen werden.

Zusammenfassend ist festzustellen, dass die Impedanz des Ausgangskondensators hilft, das Welligkeits- und Einschwingverhalten festzulegen. Infolge der immer höher werdenden Schaltfrequenzen der Netzteile dürfen die parasitären Elemente der Kondensatoren nicht mehr vernachlässigt werden. Nahe 20 kHz wird der ESR von Aluminiumelektrolyt-Kondensatoren so groß, dass er die Impedanz des Kondensators dominiert, und bei 100 kHz werden einige Aluminium-Polymer-Kondensatoren induktiv. Wenn die Schaltfrequenz in den Megahertz-Bereich ansteigt, sollte die effektive Serieninduktivität bei allen drei Bauarten unbedingt im Blick behalten werden.

Fallstricke beim Einsatz von MLCCs

MLCCs haben den Vorteil einer hohen relativen Permittivität von 2000 bis 3000, während es Elektrolyt-Kondensatoren (Elko) mit ihrer Aluminiumoxid-Isolation nur auf eine relative Permittivität von 10 bringen. Wegen des direkten Zusammenhangs zwischen Kapazität und Permittivität ist dieser Unterschied von großer Tragweite. Im Vorteil ist der Elko gegenüber dem Keramik-Kondensator wiederum durch die geringe Stärke der Aluminiumoxidschicht, die wesentlich engere Plattenabstände und damit erheblich höhere Kapazitätsdichten zulässt.

Fallstrick Permittivitätsänderung mit Temperatur und Bias

Bild 1: Dielektrika der Klasse 2 werden mit einem dreistelligen Code gekennzeichnet. Beachten Sie die Toleranzen! (Bild: TI) Bild 1: Dielektrika der Klasse 2 werden mit einem dreistelligen Code gekennzeichnet. Beachten Sie die Toleranzen!

Die Tatsache, dass sich die Permittivität des Keramik-Kondensators mit der Temperatur und der DC-Vorspannung ändert, muss beim Design unbedingt beachtet werden. Keramik-Werkstoffe hoher Permittivität werden der Klasse 2 zugerechnet. Bild 1 verdeutlicht die Einteilung der Materialien mit einer dreistelligen Kennung wie zum Beispiel Z5U, X5R oder X7R.

Ein Z5U-Kondensator etwa eignet sich für einen Temperaturbereich von 10 bis 85 °C bei einer Toleranz von +22/ 56 %. Selbst bei den stabileren Dielektrika ist eine beträchtliche Kapazitätsschwankung über die Temperatur zu beobachten.

Ein noch schlechteres Bild ergibt sich, wenn man die Abhängigkeit der Kapazität von der DC-Vorspannung (Bias) betrachtet. Bild 2 illustriert die Bias-Abhängigkeit eines X5S-Kondensators (22 µF, 6,3 V), wie man ihn üblicherweise als Ausgangskondensator in einem 3,3-V-POL-Regler (Point-of-Load) einsetzen würde. Die bei 3,3 V um 25% reduzierte Kapazität führt zu einer erhöhten Ausgangswelligkeit und hat erhebliche Auswirkungen auf die Bandbreite der Regelschleife.

Würde man versuchen, diesen Kondensator bei einer Ausgangsspannung von 5 V  zu verwenden, könnte die Kapazität je nach Temperatur und Bias um nicht weniger als 60% einbrechen und durch die Zunahme der Schleifenbandbreite im Verhältnis 2:1 dafür sorgen, dass die Stromversorgung instabil wird. Dies ist ein Aspekt, den die Anbieter von Keramik-Kondensatoren gern kaschieren.

Fallstrick geringe Kapazität und ESR-Wert

Bild 2: Auf die mit zunehmender Bias-Spannung zurückgehende Kapazität ist unbedingt zu achten (Bild: TI) Bild 2: Auf die mit zunehmender Bias-Spannung zurückgehende Kapazität ist unbedingt zu achten

Der nächste potenzielle Fallstrick im Zusammenhang mit Keramik-Kondensatoren besteht in der verhältnismäßig geringen Kapazität und dem niedrigen ESR-Wert, denn hieraus können sich sowohl im Zeit- als auch im Frequenzbereich Probleme ergeben.

Werden die Kondensatoren in einer Stromversorgung als eingangsseitige Filterkondensatoren eingesetzt, können sie mit der Induktivität der Eingangs-Zuleitungen leicht einen Schwingkreis bilden, wie bereits in den Power-Tipps 3 und 4 erläutert wurde.

Ob hier ein potenzielles Problem existiert, können Sie leicht herausfinden. Schätzen Sie dazu die parasitäre Induktivität der Zuleitung ab (als Faustregel können knapp 6 nH pro Zentimeter angesetzt werden) und vergleichen Sie die Ausgangsimpedanz des Filters mit dem Eingangswiderstand der Stromversorgung.

Fallstrick lange Leitungen (PoE)

Ein weiteres potenzielles Problem liegt im Zeitbereich und kann beispielsweise in Power-over-Ethernet-Systemen (PoE) zum Tragen kommen. In Systemen dieser Art besteht die Verbindung zwischen Stromversorgung und Verbraucher nämlich in einer langen Leitung großer Induktivität. Der Verbraucher wird mit einem Schalter eingeschaltet und kann mit keramischen Bypass-Kondensatoren versehen sein.

Diese Bypass-Kondensatoren aber können zusammen mit der Leitungs-Induktivität einen Schwingkreis mit hohem Gütefaktor bilden. Das Schließen des Schalters am Verbraucher kann somit das Entstehen einer Überspannung bis zum Doppelten der Quellenspannung bewirken. Unerwartete Ausfälle können die Folge sein. In einer PoE-Applikation zum Beispiel kann es hierdurch notwendig sein, die Bauelemente im Verbraucher für eine Nennspannung zu spezifizieren, die doppelt so hoch wie die Quellenspannung ist.

Fallstrick piezoelektrische Eigenschaften

Es gibt noch einen weiteren potenziellen Fallstrick. Dieser hat mit den piezoelektrischen Eigenschaften der keramischen Kondensatoren zu tun. Ändert sich nämlich die am Kondensator liegende Spannung, so verändern sich seine mechanischen Abmessungen, was sich durch hörbare Geräusche äußern kann. In dieser Hinsicht anfällig sind beispielsweise Anwendungen, in denen die Kondensatoren am Ausgang als Filterkondensatoren dienen und es zu starken Laststromspitzen kommt, oder aber umweltfreundliche Netzteile, die bei geringer Last in einen Burst-Modus wechseln. Verschiedene Abhilfemaßnahmen bieten sich an:

  • Umstellen auf einen Keramikwerkstoff geringerer Permittivität (z.B. C0G)
  • Verwenden eines anderen Dielektrikums (z.B. Folie)
  • Einsatz bedrahteter Kondensatoren anstatt oberflächenmontierbarer, sehr fest mit der Leiterplatte verbundener Bauelemente
  • Verwenden eines Kondensators mit kleinerem Footprint, um die in die Leiterplatte eingeleiteten mechanischen Spannungen zu reduzieren
  • Benutzen eines dickeren Bauteils, um die von elektrischen Spannungen erzeugten mechanischen Belastungen und Verformungen zu verringern.

Fallstrick Lötstellen

Ein weiteres Problem oberflächenmontierbarer Keramik-Kondensatoren ist, dass ihre Lötverbindungen bruchanfällig sind, wenn sich die Leiterplatte infolge unterschiedlicher thermischer Ausdehnungskoeffizienten von Kondensator und Leiterplatte verbiegt. Auch hiergegen lässt sich mit verschiedenen Maßnahmen Abhilfe schaffen:

  • Beschränken der Gehäusegröße auf das Format 1210
  • Verzicht auf die Platzierung von Kondensatoren an besonders biegegefährdeten Stellen (z.B. in Ecken)
  • Ausrichten der Kondensatoren entlang der Schmalseite der Leiterplatte
  • Keine Anordnung von Leiterplatten-Befestigungspunkten in Ecken oder am Rand
  • Berücksichtigen einer möglichen Leiterplatten-Durchbiegung während aller Montageschritte

Fazit

Zusammenfassend können den Mehrschicht-Keramik-Kondensatoren durchaus Vorteile bescheinigt werden, was die Kosten, die Zuverlässigkeit und die Lebensdauer betrifft; und auch der Platzbedarf ist verglichen mit Elkos geringer. Dabei darf man jedoch die potenziellen Probleme nicht vergessen. Da MLCCs erhebliche Kapazitäts-Toleranzen aufweisen, muss der Einfluss von Temperatur und Vorspannung auf ihre Leistungsfähigkeit unbedingt beachtet werden. Wegen ihrer piezoelektrischen Eigenschaften können sie in Systemen mit pulsierenden Strömen außerdem störende Geräusche erzeugen. Schließlich sind sie bruchgefährdet, sodass auch hier unbedingt Gegenmaßnahmen getroffen werden müssen. Da die angeführten Probleme jedoch alle beherrschbar sind, erfreuen sich MLCCs einer weiter steigenden Beliebtheit.

Korrektes FET-Timing in synchronen Abwärtswandlern

Es gibt zwei Zustandswechsel während einer Schaltperiode: das Einschalten des Low-seitigen Schalters und das Einschalten des High-seitigen Schalters.

Kritisch ist das Einschalten des Low-seitigen Schalters, da dieser Zustandswechsel nahezu ohne Verluste erfolgt. Nach dem Abschalten des High-seitigen Schalters sorgt der Strom in der Drossel dafür, dass die Spannung am Schaltknoten verlustfrei auf das Massepotenzial gezogen wird. Das Ende dieses Zustandswechsels ist der beste Zeitpunkt zum Einschalten des Low-seitigen Schalters.

Es ist unkritisch, wenn die Body-Diode kurzzeitig leitend ist, bevor der Low-seitige Schalter einschaltet, da hieraus keine Sperrverzögerungsverluste entstehen. Außerdem werden überschüssige Ladungsträger in der Sperrschicht vor dem nächsten Zustandswechsel abgebaut. Allerdings kommt es zu einem übermäßigen Leitungsverlust, wenn der Strom in der Body-Diode übermäßig lange bestehen bleibt.

Das Timing für den Einschaltvorgang des High-seitigen FET ist deshalb auf den Zustandswechsel ausgerichtet.. Zu frühes Einschalten würde zu Shoot-Through-Verlusten durch Querströme über den Low-seitigen FET führen. Zu spätes Einschalten wiederum hat zusätzliche Leitungsverluste zur Folge und injiziert überschüssige Ladungsträger in die Body-Diode des Low-seitigen FET, die dementsprechend abgebaut werden müssen. Ob zu früh oder zu spät – beides geht zu Lasten des Wirkungsgrads.

Bild 1: Zu frühes Einschalten des high-seitigen Schalters hat Shoot-Through-Ströme zur Folge Bild 1: Zu frühes Einschalten des High-seitigen Schalters hat Shoot-Through-Ströme zur Folge

Um den Wirkungsgrad als Funktion des Einschaltens zwischen den beiden Treibersignalen zu charakterisieren, entwickelte ich Stromversorgungen, bei denen sich die Verzögerung der Treibersignale verstellen lässt. Die Bilder 1 bis 3 zeigen die Ergebnisse meiner Auswertung der Effizienz als Funktion der Verzögerungszeiten.

Der in Bild 1 gezeigte Verlauf ist zu beobachten, wenn der High-seitige FET einschaltet, bevor der Low-seitige FET vollständig abgeschaltet hat. Ein erweiterter Miller-Bereich zeigt sich bei der Gate-Ansteuerung des Low-seitigen FET, wenn der Low-seitige und der High-seitige FET gleichzeitig leitend sind und es dadurch zu Shoot-Through-Strömen im Leistungsteil kommt. Schaltet der Low-seitige FET schließlich ab, kommt es zu zusätzlichen Spannungs-Überschwingern am Schaltknoten.

Bild 2: Verzögert sich das Einschalten des high-seitigen Schalters, wird die Body-Diode leitend Bild 2: Verzögert sich das Einschalten des high-seitigen Schalters, wird die Body-Diode leitend

In Bild 2 wird der High-seitige FET eingeschaltet, nachdem der Low-seitige FET abgeschaltet hat und sich in der Body-Diode bereits ein Strom aufgebaut hat. Schaltet der High-seitige FET nun ein, stößt er den Erholungsvorgang der Body-Diode an und man sollte erwarten, dass eine Stromspitze die Spannung am Schaltknoten zum Schwingen bringt. Dass es hierzu nicht kommt, ist der extrem kurzen Sperrverzögerungszeit (12 ns) der verwendeten MOSFET-Body-Diode zu verdanken. Langsamere Body-Dioden würden tatsächlich ein erhebliches Schwingen verursachen.

 

Bild 3: Hier ist das optimale Timing zu sehen, das den Wirkungsgrad verbessert und die Belastung für die Bauelemente verringert Bild 3: Hier ist das optimale Timing zu sehen, das den Wirkungsgrad verbessert und die Belastung für die Bauelemente verringert

Der beste Wirkungsgrad stellt sich bei den in Bild 3 gezeigten Verhältnissen ein. Die Low-seitige Gate-Spannung geht hier beinahe auf das Massepotenzial zurück, bevor der High-seitige Schalter eingeschaltet wird. Der High-seitige Schalter wird eingeschaltet, bevor die untere Body-Diode leitend wird, sodass sich das Schwingen am Schaltknoten auf ein Mindestmaß beschränkt.

Bild 4 zeigt die Wirkungsgradkurve für die Leistungsstufe eines mit 300 kHz getakteten Wandlers mit 12-V-Eingangsspannung und einer Ausgangsspannung von 1 V/15 A, wenn das Einschalten der Gate-Ansteuerung variiert wird. Auf der linken Seite wird der High-seitige Schalter zu früh eingeschaltet wie in Bild 1, während das Einschalten rechts zu spät erfolgt (Bild 2). Der links erkennbare steile Abfall des Wirkungsgrads ist auf die Shoot-Through-Ströme im Leistungsteil zurückzuführen.

Bild 4: Diese Kurve macht die drastischen Auswirkungen des Treiber-Timings auf den Wirkungsgrad deutlich Bild 4: Diese Kurve macht die drastischen Auswirkungen des Treiber-Timings auf den Wirkungsgrad deutlich

Die (flacher verlaufende) Abnahme der Effizienz auf der rechten Seite hat zwei Ursachen, nämlich Leitungsverluste und Sperrverzögerungsverluste in der Body-Diode des Low-seitigen FET. Während die Body-Diode leitend ist, fällt an ihr eine Spannung von etwa 0,7 V ab. Während dieser Zeit errechnet sich der maximal erreichbare Wirkungsgrad der Stromversorgung näherungsweise gemäß Gleichung 1:

Gleichung 1 Gleichung 1

Wenn die Diode in jeder der 3 µs dauernden Schaltperiode für eine Zeitspanne von 50 ns leitend ist, wirkt sich dies mit rund 1,2 % auf den Gesamtwirkungsgrad aus. Bei der hier vorliegenden Leistungsstufe ist der Sperrverzögerungsverlust irrelevant, da MOSFETs mit kurzen Sperrverzögerungszeiten von 12 ns verwendet werden.

Zusammenfassend ist zu sagen, dass ein korrektes Einschalten der Gate-Treibersignale entscheidend für die Maximierung des Wirkungsgrads von synchronen Buck-Schaltreglern ist. Das Timing sollte so gestaltet sein, dass die Body-Diode des Low-seitigen FET nur für eine möglichst kurze Zeitspanne leitend ist. Das Einschalten des High-seitigen FET ist der kritischste Zustandswechsel und sollte erst dann erfolgen, wenn der Low-seitige FET vollständig abgeschaltet hat. Auf diese Weise werden die Schaltverluste minimiert, und auch das Schwingen der Spannung während des Zustandswechsels verringert sich.

Umgang mit hohen di/dt-Lasttransienten

In Power-Tipp 42 haben wir über die Anforderungen für Bypass-Kondensatoren bei Lasten mit sich schnell ändernden Stromstärken gesprochen. Wir haben gesehen, dass Kondensatoren mit geringer äquivalenter Serieninduktivität (ESL) nahe an der Last platziert werden sollen, da schon eine Induktivität von weniger als 0,5 nH extreme Spannungsspitzen verursachen kann. Um diese geringe Induktivität zu realisieren, sind mehrere Bypass-Kondensatoren und mehrere Zwischenverbindungen im Prozessorgehäuse erforderlich. Sehen wir uns die Anzahl der erforderlichen Bypass-Kondensatoren bei realistischen di/dt-Anforderungen am Ausgang der Stromversorgungen an.

Bild 1: Ein einfaches P-SPICE-Modell hilft beim Systemdesign Bild 1: Ein einfaches P-SPICE-Modell hilft beim Systemdesign

Bild 1 zeigt das dieser Diskussion zugrundeliegende P-SPICE-Modell des Stromversorgungssystems. In der Darstellung sehen wir eine Stromversorgung mit Kompensationsschaltung, Modulator (G1) und Ausgangskondensator. Verbindungsinduktivität sowie ein Lastmodell mit Bypass-Kondensator, Gleichstromlast und gestuften Lasten sind ebenfalls vorhanden.

Als erstes müssen Sie entscheiden, ob Stromversorgung und Last voneinander getrennt oder als ein geschlossenes Stromversorgungsdesign behandelt werden sollen. Im zweiten Fall können Sie die Bypass-Kapazität der Last nutzen, um die Ausgangskapazität des Netzteils zu verringern und so Kosten zu sparen. Im ersten Fall können Sie Stromversorgung und Last einzeln prüfen. Unabhängig von Ihrem Konzept müssen Sie festlegen, wie viel Bypass-Kapazität an der Last erforderlich ist.

Gleichung 1 Gleichung 1

Schätzen Sie zuerst die Verbindungsinduktivität und den Widerstand zwischen Stromversorgung und Last ab. Diese Verbindungsinduktivität (LINTERCONNECT) erzeugt mit dem Bypass-Kondensator (CBYPASS) einen Tiefpassfilter. Nehmen wir an, der Ausgangswiderstand an der Stromversorgung ist gering. Verwenden Sie den charakteristischen Widerstand dieses Tiefpassfilters (ZO), die Höhe des Lastsprungs (ISTEP) und die zulässige Spannungsschwankung (dV), um die Bypassfilter-Anforderungen zu bestimmen (Gleichungen 1 und 2):

Gleichung 2 Gleichung 2
Gleichung 3 Gleichung 3

Wenn wir Gleichung 2 nach Z0 auflösen und das Ergebnis in Gleichung 1 einsetzen, erhalten wir Gleichung 3.

Interessanterweise hängt die erforderliche Kapazität vom Quadrat des Laststroms geteilt durch das Quadrat der zulässigen Störung ab. Diese beiden Faktoren müssen also sorgfältig festgelegt werden.

Die Verbindungsinduktivität kann von wenigen Zehntel nH bei Stromversorgungen nahe der Last bis zu einigen Hundert nH bei weiter entfernten Stromversorgungen reichen. Eine brauchbare Faustregel ist, dass die Verbindungsinduktivität 6 nH pro cm beträgt. Für einen Lastsprung von 10 A und ein zulässiges Überschwingen von 30 mV können die Bypass-Anforderungen von 500 µF bei 5 nH bis zu unglaublichen 50 mF bei 500 nH reichen.

Gleichung 4 Gleichung 4
Gleichung 5 Gleichung 5
Gleichung 6 Gleichung 6

 

 

 

Gleichung 7 Gleichung 7

Dieser Filter reduziert auch die Steilheit des Laststromanstiegs im Netzteil. Wenn ein verlustfreier Filter von einem Strom mit Rechteckform angesteuert wird, ist der Induktionsstrom sinusförmig. Die Anstiegsrate wird berechnet, indem die Strom-Wellenform in den Gleichungen 4–7 abgeleitet wird.

Mit einer Verbindungsinduktivität von 5 nH und einem Bypass von 500 µF erzeugt ein Lastsprung von 10 A eine Anstiegsrate von 0,2 A/µS in der Stromversorgung. Eine höhere Induktivität verringert di/dt. Die Zahlen hier sind viel kleiner als die, die Entwickler normalerweise angeben.

Bei einem Ansatz mit geschlossenem System sollten Sie die Gesamtkapazität minimieren und die Regelkreisbandbreite maximieren. Sehen wir uns jetzt einmal den Ansatz mit einzelnen Elementen an. Hier müssen Sie Stabilität der Stromversorgung einerseits ganz ohne und andererseits mit der maximal anzunehmenden Bypass-Kapazität sicherstellen. Wie bereits erwähnt kann die Verbindungsinduktivität die Anforderungen an die Bypass-Kapazität der Last erhöhen. Dies wiederum beeinflusst die Kapazität in der Stromversorgung beim Ansatz mit einzelnen Elementen. Der Wert der Lastkapazität bestimmt die untere Grenzfrequenz des Netzteils. In den Regelkreismodellen Spannungs- wie im Strommodus sind beide proportional. Sie maximieren die untere Grenzfrequenz ohne Lastkapazität, aber sobald die Last verbunden ist, fällt diese signifikant ab.

Tabelle 1: Begrenzung der Stromversorgungskosten durch Design als geschlossenes System. Tabelle 1: Begrenzung der Stromversorgungskosten durch Design als geschlossenes System.

Tabelle 1 zeigt einen Vergleich der erforderlichen Kondensatoren für drei verschiedene Verbindungsinduktivitäten in unserem Beispielsystem. Diese Daten erhält man, indem man die Verbindungsinduktivität variiert, die Last-Bypass-Kapazität berechnet und eine passende Ausgangsstufe und einen Regelkreis für das Netzteil entwirft. In Fall 1 sind Last und Netzteil nahe beieinander; in Fall 2 existiert zwischen beiden eine mittelgroße Verbindungsinduktivität. In Fall 3 liegt im System eine extrem hohe Verbindungsinduktivität vor, was für ein über lange Kabel verbundene Stromversorgung typisch ist. Die erforderliche Bypass-Kapazität hängt direkt mit der Verbindungsinduktivität zusammen.

In diesem Beispiel ist die Induktivität, und somit die Bypass-Kapazität, im 3. Fall 100x so hoch. Dies beeinflusst das Design des Netzteils, da es mit und ohne Bypass-Kondensatoren stabil sein muss. Der erste Ansatz wird sicher bevorzugt, da hier die geringste Zahl an Kondensatoren verwendet wird und er somit am kostengünstigsten ist. In Fall 2, mit einer vernünftig kontrollierten Verbindungsinduktivität, erhöht sich die Zahl der Kondensatoren leicht. Eine hohe Verbindungsinduktivität, wie in Fall 3, erzeugt jedoch ein signifikantes Kostenproblem. Die Fälle 2 und 3 bedeuten eine Vereinfachung des Tests einer Stromversorgung.

Bild 2: Spannungsüberschwingen wird bei hoher Verbindungsinduktivität zum Problem. Bild 2: Spannungsüberschwingen wird bei hoher Verbindungsinduktivität zum Problem.

Bild 2 vergleicht die Simulation der Ausgangsspannungsänderungen während Lasttransienten bei geringer und hoher Verbindungsinduktivität. Eine geringe Induktivität dämpft die Schwingung schnell, während dies bei hoher Induktivität viel länger dauert. Die Gründe hierfür sind der höhere charakteristische Impedanz und die niedrigere Resonanzfrequenz. Zudem können sehr starke und potenziell schädigende Spannungsschwankungen auftreten, wenn der Laststrom bei dieser Resonanzfrequenz pulst.

Zusammenfassend ausgedrückt erfordern hohe di/dt-Lastsprünge eine sorgfältige Auswahl der Bypasskondensatoren, um die dynamische Regelung des Netzteils aufrechtzuerhalten. Es ist also äußerst wichtig, auf eine Verbindung zu achten, die eine geringe Verbindungsinduktivität besitzt, sowohl zwischen Last und Bypass-Kondensator als auch zwischen Bypass-Kondensator und Stromversorgung. Ein Designansatz als geschlossenes System stellt die kostengünstigste Lösung dar. Viele Systemingenieure übersehen diese möglichen Einsparungen durch die Verringerung der Lastkapazität, gegenüber dem getrennten Ansatz bei dem Systemprüfungen einfacher sind.

Diskrete Komponenten – eine gute Alternative zu integrierten MOSFETs

Wir werden uns ansehen, wann diskrete Treiber zum Schutz der Gates von synchronen Gleichrichtern vor Überspannungen erforderlich sind. Idealerweise werden die synchronen Gleichrichter direkt vom Leitungstransformator aus angesteuert. Bei großen Eingangsspannungsbereichen kann allerdings die Transformatorspannung so hoch sein, dass die synchronen Gleichrichter beschädigt werden.

Bild 1: Q1 schaltet den synchronen Sperrwandler FET Q2 schnell ab. Bild 1: Q1 schaltet den synchronen Sperrwandler FET Q2 schnell ab.

Bild 1 zeigt einen diskreten Treiber zur Steuerung des Stromflusses von Q2 in einem synchronen Sperrwandler. Diese Schaltung liefert kontrollierten Gate-Einschaltstrom und schützt das Gate des Gleichrichters vor hoher Umkehrspannung. Die Schaltung startet mit einer negativen Spannung an den Ausgängen des Transformators auf. Der 12-V-Ausgang ist negativer als der 5-V-Ausgang, wodurch Q1 leitet und die Gate-Source-Spannung im Leistungs-FET Q2 kurzschließt und diesen dadurch schnell abschaltet.

Da der Basisstrom durch R2 fließt, entsteht eine negative Spannung am Differenzierglied-Kondensator C1. Währenddessen leitet der primäre FET und speichert Energie in der Hauptinduktivität des Transformators. Wenn der primäre FET abschaltet, kehrt sich die Ausgangsspannung des Transformators ins Positive um. Die Gate-Source Spannung von Q2 erhält durch D1 und R1 eine schnelle Vorwärts-Vorspannung, wodurch Q2 leitet.

Während sich C1 entlädt ist der Übergang von Basis zu Emitter an Q1 wird durch D2 geschützt. Die Schaltung bleibt in diesem Zustand, bis der primäre FET erneut eingeschaltet wird. Der Ausgangsstrom kann die Ausgangskondensatoren genauso entladen wie ein synchroner Abwärtsregler dies könnte. Durch das Einschalten des primären FETs bricht die Spannung am sekundären Transformator zusammen, wodurch die positive Ansteuerspannung an Q2 wegfällt.

Dieser Übergang kann einen starken Durchschlag zur Folge haben, wenn gleichzeitig sowohl der primäre FET als auch Q2 leiten. Um die Zeit zu minimieren, in der sowohl der primäre als auch der sekundäre FET eingeschaltet sind, schließt Q1 den Gate-Source Übergang am synchronen Gleichrichter Q2 so schnell wie möglich kurz.

Bild 2: D2 und D4 begrenzen die positive Gate-Spannung in diesem synchronen Vorwärtstreiber. Bild 2: D2 und D4 begrenzen die positive Gate-Spannung in diesem synchronen Vorwärtstreiber.

Bild 2 zeigt einen diskreten Treiber zur Steuerung des Stromflusses von Q1 und Q4 in einem synchronen Vorwärtswandler. Bei dieser Konstruktion ist der Eingangsspannungsbereich groß. Dadurch können an den Gates der beiden FETs Spannungen entstehen, die über ihrem Nennwert liegen. Daher ist eine Begrenzungsschaltung erforderlich. Diese Schaltungskonfiguration schaltet Q4 ein, wenn die Transformator-Ausgangsspannung positiv ist, und Q1, wenn sie negativ ist.

Die Dioden D2 und D4 begrenzen die positive Ansteuerspannung auf ca. 4,5 V. Die FETs werden durch D1 und D3 abgeschaltet, die durch den Transformator und den Strom in der Spule angesteuert werden. Die Gate-Umkehrspannungen werden durch Q1 und Q4 an Masse geklemmt. Bei dieser Schaltung ist die Gate-Kapazität der FETs relativ gering, daher sind die Schaltvorgänge schnell.

Größere FETs erfordern möglicherweise die Implementierung eines PNP-Transistors zur Entkopplung der Gate-Kapazität von der Transformatorwindung und zur Erhöhung der Abschaltgeschwindigkeit. Die Auswahl der passenden Kombination der Gatetreiber-Transistoren Q2 und Q3 ist entscheidend, denn in diesen Transistoren kann ein beträchtlicher Teil der Leistung umgesetzt werden, da sie während der Aufladung der FET-Gate-Kapazitäten als Linearregler arbeiten. Zudem kann bei höheren Ausgangsspannungen auch in die R1 und R2 umgesetzte Leistung erheblich sein.

Viele Netzteile mit synchronen Gleichrichtern können die Windungsspannung des Transformators zur Ansteuerung der Gates der synchronen Gleichrichter verwenden. Große Eingangsspannungsbereiche oder hohe Ausgangsspannungen erfordern Schutzschaltungen zum Schutz der Gates.

Mit dem in Bild 1 dargestellten synchronen Sperrwandler haben wir gezeigt, wie Sie die Umkehrspannung am Gate des synchronen Gleichrichters begrenzen und gleichzeitig schnelle Schaltübergänge beibehalten können. Auf ähnliche Weise wurde mit dem synchronen Vorwärtswandler in Bild 2 dargestellt, wie Sie die positive Ansteuerungsspannung an den Gates der synchronen Gleichrichter begrenzen können.

Stromversorgung für DDR-Speicher

Die Verlustleistung in CMOS-Logiksystemen steht hauptsächlich mit der Taktfrequenz, der Eingangskapazität der verschiedenen Gatter innerhalb des Systems und der Versorgungsspannung in Zusammenhang. Da die Größe der integrierten Transistoren und damit die Versorgungsspannung reduziert wurden, ließen sich bei der Senkung der Verlustleistung auf Gatterebene signifikante Steigerungen erreichen. Durch diese reduzierten Verlustleistungen und schnelleren Betrieb der integrierten Transistoren mit niedrigerer Spannung konnten die Taktfrequenzen in den Gigahertzbereich angehoben werden.

Bei diesen sehr hohen Taktfrequenzen sorgen geregelte Widerstände, korrekt terminierte Busse und minimale Kreuzkopplung für ein präzises Taktsignal. Ursprünglich waren Logiksysteme so gestaltet, dass Daten nur auf einer Flanke des Taktsignals getaktet wurden, während beim DDR-Speicher mit doppelter Datenrate auf der aufsteigenden und abfallenden Flanke des Taktsignals Daten getaktet werden. Dadurch wird der Datendurchsatz verdoppelt und die Verlustleistung des Systems leicht angehoben.

Die erhöhten Datenraten machen es erforderlich, dass das Taktverteilungsnetzwerk sorgfältig gestaltet wird, um Überschwingen und Reflektionen zu minimieren, wodurch Logikschaltungen versehentlich getaktet werden können.

Bild 1: VTT Terminierungsspannungen reduzieren die Terminierungsleistung um die Hälfte. Bild 1: Mögliche Busterminierungen. UTT-Terminierungsspannungen reduzieren die Terminierungsleistung um die Hälfte.

In Bild 1 werden zwei mögliche Busterminierungsschaltungen vorgestellt. Im ersten Schaltplan (A) sind die Busterminierungswiderstände am Ende des Verteilungsnetzwerks positioniert und mit der Masse verbunden. Wenn sich der Bustreiber im Low-Zustand befindet, weisen die Widerstände einen Verlust von null auf. Im High-Zustand haben die Widerstände eine Verlustleistung, die der Versorgungsspannung (UDD) im Quadrat geteilt durch den Buswiderstand (Quellimpedanz plus Terminierungswiderstand) entspricht. Der durchschnittliche Verlust entspricht dem Quadrat der Versorgungsspannung geteilt durch den zweifachen Buswiderstand.

Im zweiten Schaltplan (B) ist der Terminierungswiderstand an eine Versorgungsspannung (UTT) angeschlossen, die der Hälfte der Spannung UDD entspricht. Die Verlustleistung im Widerstand ist dann unabhängig von der Versorgungsspannung konstant und entspricht dem Quadrat von UTT (oder [Udd/2]) geteilt durch den Terminierungswiderstand. Dies führt im Vergleich zum ersten Ansatz zu Energieeinsparungen von 50 Prozent.

Allerdings wird ein zusätzliches Netzteil benötigt. Die Anforderungen an dieses Netzteil sind jedoch etwas spezifisch. Erstens muss dessen Ausgang der Hälfte der Treiberspannung (UDD) entsprechen. Zweitens muss es sowohl Stromquelle als auch Stromsenke sein. Wenn die Treiberausgangsspannung niedrig ist, fließt Strom vom UTT-Netzteil. Wenn die Treiberspannung jedoch hoch ist, fließt Strom in das Netzteil. Schließlich muss das Netzteil mit Änderung der Systemdaten in verschiedene Modi übergehen können und eine geringe Quellimpedanz bis zu fast der Taktrate des Systems besitzen.

Die Spitzenleistung ist relativ einfach zu bestimmen aus den Terminierungswiderständen, der Taktfrequenz und der Kapazitäten innerhalb des Systems. Die Durchschnittsleistung ist schwerer zu schätzen und kann um ein Vielfaches geringer als ein Zehntel der Spitzenleistung sein. Sie müssen diese Dinge berücksichtigen, da das System dynamisch ist und keine feste Taktrate hat. Daten werden nicht in jedem Zyklus getaktet und es gibt Schaltelemente mit drei Zuständen (Tri-State). Der Durchschnittsstrom ist eine wichtige Zahl, die mit Systemmessungen zu überprüfen ist, da sie für die Festlegung der geeigneten Netzteil-Topologie wichtig sein kann. Sie wägen z.B. zwischen der geringen Verlustleistung eines Schaltnetzteils mit den geringen Kosten und der geringen Größe eines linearen Reglers ab.

Tabelle 1: Der lineare Ansatz ist platzsparender und kostengünstiger, ist jedoch nicht so effizient wie ein Schaltregler. Tabelle 1: Vergleich eines Schaltreglers mit einem linearen Regler. Der lineare Ansatz ist platzsparender und kostengünstiger, ist jedoch nicht so effizient wie ein Schaltregler.

Tabelle 1 zeigt den Vergleich von Komponentenanzahl, Flächenbedarf, Verlustleistung und Kosten für einen Schaltregler und einen linearen Regler. Dies gilt für Regler mit einem Ausgang eines Spitzenstroms von 3 A. Interessant ist, dass die Verlustleistung schwer zu handhaben ist, wenn der Spitzenstrom die gesamte Zeit vorliegt. Die Ermittlung des Gleichspannungsstroms beeinflusst die Wahl. In allen anderen Aspekten weist der lineare Regler eindeutige Vorteile auf.

Eine wichtige Herausforderung bei einem Netzteil für DDR-Speicher ist die Regelung der Ausgangsspannung bei extremen Laständerungen. Wie in Tabelle 1 gezeigt ist, verfügt der lineare Ansatz über eine viel breitere Regelbandbreite als der Schaltregler. Daher verwendet er viel kleinere Kondensatoren zur Regelung des Ausgangswiderstands.

Zur Regelung des Ausgangs auf einen Bereich von 40 mV bei einer Last von 3 A muss der Ausgangswiderstand bei der Durchtrittsfrequenz z.B. unter 0,013 Ω liegen, was etwa einer Kapazität von 10 uF entspricht. Ein Schaltregler mit einem linearen Regelkreis, der bei 50 kHz geschlossen wird, benötigt eine Kapazität von über 200 µF , was zu weiteren Kosten und mehr Platzbedarf auf der Platine führt (siehe Power-Tipp, Teil 10).

Fazit

Zusammenfassend lässt sich sagen, dass DDR-Speicher die Systemgeschwindigkeit verbessern, indem Daten auf beiden Flanken des Taktsignals getaktet werden, was zu einem erhöhten Durchsatz führt. Es werden Terminierungswiderstände benötigt, um Spannungsreflektionen aufgrund des Hochfrequenzbetriebs zu reduzieren. Verluste bei der Terminierung können minimiert werden, indem ein Ende an eine Spannung angeschlossen wird, die der Hälfte der Versorgungsspannung entspricht. Diese Spannungsversorgung muss Stromquelle und -senke sein können und eine hohe Durchtrittsfrequenz besitzen, damit die Kondensatoranforderungen minimiert werden. Ein linearer Regler zur Terminierung des Netzteils kann Geld und Platz sparen, wenn die erhöhte Verlustleistung akzeptabel ist.

Eine einfache isolierte Vorspannungsversorgung entwickeln

Diese Schaltung wird verwendet, wenn eine geringe Eingangsspannung verfügbar ist und die zu versorgenden Schaltungen eine gewisse Abweichung (5%) der Versorgungsspannung zulassen.

Bild 1: Synchroner Abwärtsregler als isolierte Stromversorgung Bild 1: Synchroner Abwärtsregler als isolierte Stromversorgung

Bild 1 enthält ein Beispiel dieser Technik. Dieses Beispiel zeigt einen speziell für diese Anforderung entwickelten IC. Es kann jedoch eine beliebige synchrone Abwärtsreglerschaltung verwendet werden, die einen negativen Stromfluß durch die Induktivität zulässt. Diese als asymmetrischer Halbbrücken-Sperrwandler (oder Fly Buck) bezeichnete Schaltung funktioniert weitestgehend wie ein synchroner Abwärtsregler.

Ein an die Eingangsspannung angeschlossene FET-Halbbrücke versorgt einen Induktivitäts-Kondensator-Filter. Der Ausgang des Filters wird dann über einen Spannungsteiler und über den negativen Eingang eines Fehlerverstärkers reguliert. Der Fehlerverstärker steuert das Tastverhältnis der FET-Halbbrücke, um eine DC-Spannung am Regelpunkt beizubehalten.

Die Spannung an C6 entspricht in etwa dem Tastverhältnis multipliziert mit der Eingangsspannung. Wie bei einem synchronen Abwärtsregler müssen die Vs (Voltsekunden) an der Induktivität gleich null sein. Bei dieser Schaltung werden jedoch an der Induktivität eine zusätzliche gekoppelte Wicklung sowie eine Diode zur Gleichrichtung der reflektierten Induktivitätsspannung verwendet, wenn der Low-Side-FET aktiv ist.

Da die Spannung an der Induktivität zu diesem Zeitpunkt mit der Ausgangsspannung identisch ist, wird im Idealfall der Ausgang der Schaltung reguliert. Daher wird durch unterschiedliche Spannungsabfälle auf der Primär- und Sekundärseite die Spannungsregelung herabgesetzt. In dieser Schaltung wird die Spannungsregulierung mit Last erheblich durch den Durchlassspannungsabfall der Diode D1 beeinflusst. Die Diode kann jedoch durch einen FET ersetzt werden, um die Lastregulierung zu optimieren.

Genau wie bei einem SEPIC-Wandler mit gekoppelter Induktivität können parasitäre Komponenten in dieser Topologie die Leistung der Schaltung beeinflussen. Bei aktiver Schaltung ist diese recht unkritisch und der meiste Strom fließt in der Hauptinduktivität der gekoppelten Induktivität T1, die C6 lädt. Der Ausgangskondensator C3 liefert den Laststrom. Während der Ausschaltzeit werden die beiden Kondensatoren jedoch über die gekoppelten Wicklungen der Induktivität parallel geschaltet.

Diese Kondensatoren haben unterschiedliche Spannungen und der Stromfluss zwischen ihnen wird nur durch die parasitäten Komponenten in der Schleife begrenzt. Zu den parasitäten Komponenten zählen der effektive Serienwiderstand (Effective Series Resistance, ESR) der beiden Kondensatoren, der Wicklungswiderstand der gekoppelten Induktivitäten, die Widerstände des Low-Side-MOSFETs und der Diode sowie die Streuinduktivität der gekoppelten Induktionsspulen.

Bild 2: Geringe Streuung verstärkt Kreisströme Bild 2: Geringe Streuung verstärkt Kreisströme

In Bild 2 werden simulierte Ströme bei unterschiedlichen Streuinduktivitätswerten dargestellt. Oben ist dabei der Strom auf T1-Primärseite abgebildet, während unten der Strom in der Ausgangsdiode D1 dargestellt ist. Die Streuinduktivität variiert von einer sehr eng gekoppelten Induktivitäten mit 10 nH zu sehr lose gekoppelten Induktivitäten mit 1 µH. Bei eng gekoppelten Induktivitäten ist der Spitzenstrom viel höher und er wird im Wesentlichen durch die Widerstände in der Schleife begrenzt.

Für lose gekoppeltenInduktivitäten sind die Spitzenströme deutlich geringer. Die höhere Streuung hilft bei der Verbesserung des Wirkungsgrades, indem die Effektivströme reduziert werden. Der Vergleich wird in Bild 2 gezeigt. Bei lose gekoppelten Induktivitäten wird der Stromfluss um bis zu 50% reduziert, wodurch die Verluste in einigen Komponenten um 75% sinken. Der Nachteil einer losen Kopplung besteht darin, dass die Regelung der Ausgangsspannung herabgesetzt wird.

Bild 3: Die "Flybuck"- Regelung der Ausgangsspannung ist in vielen Fällen ausreichend Bild 3: Die „Flybuck“- Regelung der Ausgangsspannung ist in vielen Fällen ausreichend

In Bild 3 wird die Regelung der Ausgangsspannung für einen Wandler gezeigt, der dem in Bild 1 stark ähnelt. Wenn der Laststrom begrenzt ist, bietet dieser Wandler in vielen Fällen eine „ausreichende“ Regelung. Bei leichten Lasten ist der Einfluss der Spannungsmodulation des Halbleiterübergangs der Diode als auch von Überschwingungen zu beobachten. Für die Reduzierung der Auswirkungen bei leichten Lasten ist möglicherweise eine Minimallast oder der Einsatz einer Zenerdiode zur Begrenzung erforderlich.

Bei schweren Lasten wird die Regelung durch die parasitäten Komponenten in der Schaltung herabgesetzt. Demzufolge können durch eine entsprechende Reduzierung bessere Ergebnisse erzielt werden. Die Regelung der Ausgangsspannung kann beispielsweise durch einen Austausch der Diode durch einen synchronen Schalter deutlich optimiert werden.

Zusammenfassend handelt es sich bei einem Fly-Buck-Wandler um eine attraktive Topologie, die dem Bedarf an einer kostengünstigen, einfachen, isolierten Stromversorgung gerecht wird und die eine gewisse Abweichung (5 bis 10%) der Ausgangsspannung tolerieren kann. Die Effizienz kann (bei 5-V-Ausgang) gute Werte (80%) mit Diodengleichrichter erreichen, die mithilfe synchroner Gleichrichter weiter verbessert werden können.

Von Robert Kollman, Texas Instruments

Kreisströme in einem SEPIC-Wandler mit gekoppelter Induktivität

SEPIC ist eine hilfreiche Topologie, wenn zwischen der primären und sekundären Schaltung keine elektrische Isolation erforderlich und die Eingangsspannung höher oder niedriger als die Ausgangsspannung ist. Zudem kann sie anstelle eines Aufwärtswandlers verwendet werden, wenn ein Kurzschlussschutz erforderlich ist. Ein SEPIC-Wandler ermöglicht den Einzelschalterbetrieb und bietet einen kontinuierlichen Eingangsstrom, was zu geringer elektromagnetischer Interferenz (EMI) führt.

A SEPIC-Wandler nutzt einen Einzelschalter, um die Ausgangsspannung auf- oder abwärts zu regulieren. A SEPIC-Wandler nutzt einen Einzelschalter, um die Ausgangsspannung auf- oder abwärts zu regulieren.

Für die in Bild 1 dargestellte Topologie können zwei separate Spulen oder, da sich der Verlauf der Spannungen über den Spulen ähneln, eine gekoppelte Spule verwendet werden (Bild 1). Die gekoppelte Spule ist insofern attraktiv, als ihr Volumen und die damit verbundenen Kosten geringer sind als zwei einzelne Spulen. Der Nachteil besteht dabei darin, dass die Standardspulen nicht immer für alle möglichen Anwendungen optimiert sind.

Der Strom- und Spannungsverlauf in dieser Schaltung ähnelt einem Sperrwandler mit Gleichstrommodus (Continuous Current Mode, CCM). Bei Aktivierung von Q1 wird die Eingangsspannung auf dem primären Teil der gekoppelten Spule angelegt, um in der Schaltung Energie aufzubauen. Bei Deaktivierung von Q1 wird die Spannung in der Spule umgekehrt und an die Ausgangsspannung geklemmt. Der SEPIC-Wandler unterscheidet sich vom Sperrwandler durch den Kondensator C_AC; wenn Q1 aktiv ist, fließt der Strom der sekundären Spule durch Q1 zum Masseanschluss.

Wenn Q1 inaktiv ist, fließt der Strom der primären Spule durch C_AC, wodurch der Ausgangsstrom, der durch D1 fließt, entsprechend erhöht wird. Der große Vorteil dieser Topologie gegenüber einem Sperrwandler besteht darin, dass die FET- und Diodenspannungen von C_AC geklemmt werden und dass die Schaltung nur geringfügige oder gar keine Überschwingungen aufweist. Dadurch können Bausteine mit geringerer Spannung und somit leistungseffizientere Bauteile ausgewählt werden.

Bild 2a: MOSFET EIN: VLL = VC_AC - VIN = ΔVC_AC (DC-Komponente wird kompensiert) Bild 2a: MOSFET EIN: VLL = VC_AC – VIN = ΔVC_AC (DC-Komponente wird kompensiert)

Da diese Topologie einem Sperrwandler ähnelt, wird oftmals davon ausgegangen, dass eng gekoppelte Wicklungen erforderlich sind. Dies ist jedoch nicht der Fall. Bild 2 veranschaulicht die beiden Betriebszustände für den SEPIC-Gleichstromwandler, wobei der Transformator mit Streuinduktivität (Leakage Inductance, LL), magnetischer Induktivität (LM) und einem idealen Transformator (T) modelliert wurde. Bei entsprechender Prüfung wird deutlich, dass die Spannung für die Streuinduktivität identisch mit der C_AC-Spannung ist.

Demzufolge wird bei einer hohen AC-Spannung und einem geringen C_AC-Wert bzw. einer geringen Streuinduktivität ein hoher Kreisstrom erzeugt. Durch einen hohen Kreisstrom wird die Effizienz und das EMI-Verhalten eines Wandlers herabgesetzt. Dies ist jedoch nicht wünschenswert. Eine Methode zur Reduzierung dieses hohen Kreisstroms besteht in der Erhöhung der Kopplungskapazität (C_AC). Dies erfolgt jedoch zulasten der Kosten, Größe und Zuverlässigkeit. Ein klügerer Ansatz besteht in der Erhöhung der Streuinduktivität, was problemlos durch Verwendung einer speziellen magnetischen Komponente erreicht werden kann.

Die Bilder 2a und 2b zeigen beide Betriebszustände des SEPIC-Wandlers. Die AC-Spannung der Streuinduktivität ist identisch mit der Spannung des Koppelkondensators.

Bild 2b: MOSFET AUS: VLL = VIN + VOUT - VC_AC - VOUT = ΔVC_AC (DC-Komponente wird kompensiert) Bild 2b: MOSFET AUS: VLL = VIN + VOUT – VC_AC – VOUT = ΔVC_AC (DC-Komponente wird kompensiert)

Interessanterweise haben nur wenige Anbieter diese Tatsache erkannt und viele Hersteller haben Spulen mit geringer Streuinduktivität für SEPIC-Anwendungen produziert. Coilcraft hat die Spule MSD126 (47 µH) mit einer Streuinduktivität von ca. 0,5 uH im Angebot und vor kurzem Alternativversionen dieser Konstruktion entwickelt, die eine Streuinduktivität von mehr als 10 µH aufweisen.

Die Schaltung im Bild 3 wurde aufgebaut und charakterisiert. Diese Schaltung könnte möglicherweise in der Automobilbranche Anwendung finden. Hier gibt es einen großen Eingangsbereich von 8 bis 36 V, der über oder unter dem regulierten 12-V-Ausgang liegen kann.

Bild 3: SEPIC-Wandler kann mit einem Einzelschalter als Abwärts- oder Aufwärtswandler fungieren. Bild 3: SEPIC-Wandler kann mit einem Einzelschalter als Abwärts- oder Aufwärtswandler fungieren.

Im Automobilbau werden Keramikkondensatoren bevorzugt, da sie einen großen Temperaturbereich, eine lange Nutzungsdauer, einen hohen Welligkeitsstromwert sowie eine hohe Zuverlässigkeit bieten. Demzufolge besteht der Koppelkondensator (C6) aus Keramik. Das heißt, dass er im Vergleich zu einem Elektrolyt-Kondensator eine hohe AC-Spannung aufweist und dass die Schaltung empfindlicher auf einen geringen Streuinduktivitätswert reagiert.

In dieser Schaltung werden zwei Coilcraft-Induktivitäten mit 47 µH charakterisiert: Dabei handelt es sich um das Modell MSD1260 mit sehr geringer Streuinduktivität (0,5 µH) und um das Modell MSC1278 mit hoher Streuinduktivität (14 µH).

Bild 4a: Lose gekoppelt Bild 4a: Lose gekoppelt

Bild 4 zeigt den Verlauf des eingangseitigen Stroms für die beiden Induktivitäten. Links ist der Eingangsstrom (fließt in Pin 1 von L1) der Induktivität MSC1278 dargestellt, während auf der rechten Seite der Signalverlaufs des Eingangsstroms für das Modell MSD1260 zu sehen ist. Der links dargestellte Stromfluss entspricht dem normalerweise erwarteten Verhalten. Der Strom ist größtenteils Gleichstrom mit einem dreieckförmigen AC-Bestandteil. Der Signalverlauf auf der rechten Seite ist das Ergebnis einer hohen AC-Spannung am Kupplungskondensator und einem geringen Streuinduktivitätswert. Der Spitzenstrom ist nahezu doppelt so groß wie der DC-Eingangsstrom, und der Effektivwert des Stroms ist um 50 Prozent höher als der im Fall einer Induktivität mit hohem Streuverlust.

Bild 4b: Geringe Streuung verursacht enorme Kreisströme an gekoppelten Induktivitäten Bild 4b: Geringe Streuung verursacht enorme Kreisströme an gekoppelten Induktivitäten

Offensichtlich stellt die EMV-Filterung dieser Stromversorgung mit eng gekoppelten Induktivitäten ein größeres Problem dar. Das Verhältnis der AC-Eingangsströme zwischen den beiden Konzepten beträgt nahezu fünf zu eins. Demnach werden weitere 14 dB Dämpfung benötigt. Der zweite Nachteil dieses hohen Kreisstroms liegt in der Effizienz des Wandlers. Mit 50 Prozent mehr Effektivstrom in der Stromversorgung sind die Leitungsverluste mehr als doppelt so hoch. Im Bild 5 wird die Effizienz für die beiden unterschiedlichen Induktionsspulen verglichen. An der Schaltung wurden dazu keinerlei Änderungen vorgenommen. Beide Ergebnisse sind mit ca. 90 Prozent Effizienz für eine Wandlung von 12 V zu 12 V akzeptabel. Die lose gekoppelten Induktivitäten erbringen über den Lastbereich hinweg jedoch eine um 1 bis 2 Prozent bessere Effizienz, obwohl sie über denselben DC-Widerstand wie die eng gekoppelten Induktivitäten verfügen.

Bild 5: Hoher Streuverlust (MSC1278) erzielt aufgrund reduzierter Stromstärken bessere Effizienz. Bild 5: Hoher Streuverlust (MSC1278) erzielt aufgrund reduzierter Stromstärken bessere Effizienz.

Zusammenfassend lässt sich feststellen, dass mit einer gekoppelten Induktivität in einem SEPIC-Wandler die Größe und die Kosten der Stromversorgung reduziert werden können. Die Induktivitäten müssen nicht eng gekoppelt werden. Vielmehr werden durch eine enge Kopplung die Stromstärken in der Versorgung erhöht, wodurch die Eingangsfilterung komplizierter und die Effizienz herabgesetzt wird. Die einfachste Methode zur Bestimmung eines akzeptablen Streuverlusts ist die Simulation. Sie können jedoch auch die Spannung am Kupplungskondensator abschätzen, eine zulässige Stromwelligkeit festlegen und anschließend eine minimale Streuinduktivität berechnen.

Literatur:

Betten, John; „SEPIC Converter Benefits from Leakage Inductance“, PowerPulse.net, Mai 2010.

Von Robert Kollman, Texas Instruments.

Das richtige Widerstandsverhältnis für synchrone Abwärts-MOSFETs

Normalerweise werden Ihnen im Rahmen des Entwicklungsprozesses bestimmter Spezifikationen vorgegeben, die einen Eingangsspannungsbereich und die gewünschte Ausgangsspannung beinhalten, und Sie sind aufgefordert die geeigneten FETs auswählen. Möglicherweise haben Sie als IC-Entwickler ein bestimmtes Budget zur Verfügung, das zudem die FET-Kosten oder die Größe des Gehäuses begrenzt. Beide dieser Vorgaben helfen bei der Auswahl der gesamten MOSFET-Chipfläche. Anschließend können sie zum Optimieren der entsprechenden FET-Fläche hinsichtlich ihrer Effizienz verwendet werden.

Bild 1: Der normalisierte Leitungsverlust als Funktion des Prozentsatzes für die FET-Fläche Bild 1: Der normalisierte Leitungsverlust als Funktion des Prozentsatzes für die FET-Fläche

Zunächst gilt es festzuhalten, dass der Widerstand eines FET umgekehrt proportional zu seiner Fläche ist. Wenn den FETs demnach ein Gesamtfläche zugeordnet ist und Sie die Fläche des High-Side FETs erhöhen (um den Widerstand zu reduzieren), muss die Fläche des Low-Side-FETs sinken, wodurch der zugehörige Widerstand steigt. Zweitens steht der Prozentsatz der Leitungszeit für die High-Side- und Low-Side-FETs in Bezug zum Wandlungsverhältnis der Ausgangs-/Eingangsspannung, die in erster Näherung identisch mit dem High-Side-Tastverhältnis (D) ist. Der High-Side-FET leitet für den prozentualen Zeitanteil D, während der Low-Side-FET für den verbleibenden prozentualen Zeitanteil (1 – D) leitet.

In Bild 1 wird der normalisierte Leitungsverlust als Funktion des Prozentsatzes für die FET-Fläche dargestellt, der dem High-Side-FET (X-Achse) und dem Wandlungsfaktor (Kurven) zugeordnet ist. Offensichtlich existiert für ein vorgegebenes Wandlungsverhältnis eine optimale Zuordnung der Chipfläche zwischen High-Side und Low-Side, bei der der Leitungsgesamtverlust minimal ist. Verwenden Sie bei geringen Wandlungsverhältnissen einen kleinen High-Side-FET. Verwenden Sie im Gegensatz dazu bei hohen Verhältnissen mehr FET-Fläche auf der High-Side. Die Zuordnungen sind insofern kritisch anzusehen, als für eine Schaltung, die für ein Wandlungsverhältnis von 12 auf 1,2 V (Tastverhältnis beträgt 10 Prozent) optimiert wurde, eine Zunahme des Leitungsverlusts von 30 Prozent zu verzeichnen ist, wenn der Ausgang auf 3,6 Verhöht wird. Wird der Ausgang weiter auf 6 V erhöht, beträgt der Zuwachs der Leitungsverluste nahezu 80 Prozent. Schlussendlich sollte angemerkt werden, dass jede Kurve bei 50 Prozent High-Side-Flächenzuordnung denselben Punkt durchläuft. Dies lässt sich damit begründen, dass die beiden FET-Widerstände an dieser Stelle identisch sind.

Bild 2: Es gibt ein optimales Flächenverhältnis, das auf dem Wandlungsverhältnis basiert.Hinweis: Widerstandsverhältnisse sind umgekehrt proportional zu den Flächenverhältnissen. Bild 2: Es gibt ein optimales Flächenverhältnis, das auf dem Wandlungsverhältnis basiert.Hinweis: Widerstandsverhältnisse sind umgekehrt proportional zu den Flächenverhältnissen.

Aus Bild 1 haben wir gelernt, dass der schlimmste Fall für einen optimierten Leitungsverlust bei einem Wandlungsverhältnis von 50 Prozent auftritt. Es existiert jedoch eine Möglichkeit, Verluste unterhalb dieser Stufe bei unterschiedlichen Wandlungsverhältnissen zu reduzieren.

Anhang 1 enthält die Formeln für diese Optimierung, während in Abbildung 2 die Ergebnisse präsentiert werden. Selbst bei extrem niedrigen Wandlungsverhältnissen sollte dem High-Side-FET ein wesentlicher Teil der FET-Chipfläche zugeordnet werden. Dasselbe gilt für hohe Wandlungsverhältnisse, bei denen der Low-Side-FET ein bedeutender Teil der Fläche zugeordnet werden sollte. Bei diesen Ergebnissen handelt es sich um eine grobe Übersicht über das Problem. Sie beinhalten keine Dinge wie unterschiedliche spezifische Widerstände zwischen High-Side- und Low-Side-FETs, Einflüsse von Schaltgeschwindigkeiten oder Kosten und Widerstände, welche mit dem für die bestimmte Chipfläche notwendigen Chipflächengehäuse einhergehen. Sie stellen jedoch einen guten Ausgangspunkt für die Bestimmung der Widerstandsverhältnisse zwischen den FETs dar und sollten zu einem besseren Gesamtverständnis bei der FET-Auswahl beitragen.

Anhang: Herleitung von Bild 2 Anhang: Herleitung von Bild 2

Von Robert Kollman, Texas Instruments