In diesem Schaltungstipp tipp stellen wir eine stromsparende, komplett differenziell aufgebaute Instrumentenverstärkerschaltung vor.

Derzeit haben alle auf dem Markt angebotenen Instrumentenverstärker mit „Drei-Operationsverstärker“-Topologie einen massebezogenen Ausgang. Viele Applikationen könnten jedoch von Instrumentenverstärkern mit differenziellem Ausgang profitieren.

Im Vergleich zu Instrumentenverstärkern mit massebezogenem Ausgang weisen OPV-Modelle mit differenziellem Ausgang eine höhere Immunität gegenüber Gleichtaktrauschquellen und eine bessere Oberwellenunterdrückung bei der zweiten Harmonischen auf. Außerdem bieten sie ein besseres Signal/Rausch-Verhältnis und ermöglichen die einfache Anbindung an moderne A/D-Wandler mit differenziellem Eingang.

Bild 1: Schaltplan eines stromsparenden, komplett differenziellen Instrumentenverstärkers (ADI)

Bild 1 zeigt einen stromsparenden, komplett differenziellen Instrumentenverstärker. Aufgebaut ist die Schaltung durch Kaskadierung des stromsparenden Zweifach-Präzisions-OPV OP2177 (IC₁) mit dem komplett differenziellen Verstärker/Treiber AD8476 (IC₂).

Bei einem Versorgungsstrom unter 1,2 mA weist der zusammengesetzte Verstärker ein Eingangsrauschen von 11 nV/√Hz, einen max. Eingangs-Biasstrom von 2 nA, eine max. eingangsbezogene Offsetspannung von 75 µV und eine max. eingangsbezogene Offsetspannungsdrift von 0,9 µV/°C auf. Der OP2177 und die Widerstände R_F1, R_F2 und R_G zur Verstärkungseinstellung bilden den Puffer-Vorverstärker des Instrumentenverstärkers und stellen die Spannungsverstärkung des zusammengesetzten Verstärkers auf folgenden Wert ein:

Gleichung 1

Bei R_F1 = R_F2 wird Der AD8476 dient als Differenzbildner des Instrumentenverstärkers. Er erhält das verstärkte Signal vom Vorverstärker des Instrumentenverstärkers, unterdrückt dessen Gleichtaktkomponente und leitet dessen differenzielle Komponente weiter.

Der AD8476 weist eine Gleichtaktunterdrückung (CMRR) von 90 dB auf und ermöglicht, dass der zusammengesetzte Instrumentenverstärker bei Eins-Verstärkung eine CMRR von 90 dB hat. Bei höheren Verstärkungen werden, proportional zur Spannungsverstärkung des Vorverstärkers, durch Gleichtakt-Eingangssignale verursachte Fehler in Bezug auf den Eingang zusätzlich reduziert.

Gleichung 2

Da der komplett differenzielle Instrumentenverstärker in Bild 1 die „Drei-OPV“-Topologie nutzt, gibt die Anpassung zwischen den Widerständen R_F1, R_F2 und R_G die Verstärkungsgenauigkeit des Verstärkers vor – ein Parameter, der leicht kalibriert werden kann. Die CMRR des Verstärkers wird dagegen durch IC₂ bestimmt. Der AD8476 liefert ausgangsseitig auch die differenzielle Spannung zum Treiben des Instrumentenverstärkers.

Somit können bis zu 500 kSample/s schnelle A/D-Wandler mit differenziellem Eingang direkt getrieben werden. Das optionale Widerstands/Kondensator-Netzwerk R_F – C_F bildet ein einpoliges Tiefpassfilter, das als Antialiasing-Filter dient und hochfrequentes Rauschen vom A/D-Wandler fernhält.

Die ausgangsseitige Gleichtaktspannung des Instrumentenverstärkers wird über den Pin V_OCM des AD8476 eingestellt. Wenn dieser Pin offen bleibt, floatet die ausgangsseitige Mittenspannung des Verstärkers zur mittleren Versorgungsspannung. Falls der Instrumentenverstärker zum Treiben eines A/D-Wandlers verwendet wird, sollte der Pin V_OCM des AD8476 an eine Spannung angelegt werden, die halb so groß ist wie die Referenzspannung des ADC.

Autor: Sandro Herrera, Analog Devices

Mithilfe des im Blog vorgestellten Konzepts lassen sich Summenschaltungen mit mehreren Eingängen auf Basis von Operationsverstärkern einfach realisieren. Die Anzahl der Eingänge lässt sich skalieren und stellt eine elegante Lösung für ein schwieriges Problem dar.

Bild 1: Operationsverstärker in einer Summenschaltung mit mehreren invertierenden und nichtinvertierenden Eingängen

Operationsverstärker werden in einfachen bis komplexen Applikationen eingesetzt. Als Summenschaltungen werden sie in Anwendungen verwendet, bei denen die Signale mehrerer Kanäle addiert oder subtrahiert werden, um ein zusammengesetztes (Composite) Ausgangssignal zu erzeugen. Gleichung 1 stellt die Übertragungsfunktion für die Schaltung in Bild 1 dar.

Die nichtinvertierenden Eingänge interagieren miteinander sowie mit parallelen Kombinationen der invertierenden Eingänge. Dadurch lässt sich die Gleichung nur schwer lösen.

Gleichung 1

Deshalb verzichten viele Entwickler auf den Einsatz nichtinvertierender Eingänge in Summationsschaltungen.

Bild 2: Verbesserte Summenschaltung mit mehreren Eingängen

Bild 2 zeigt eine verbesserte Summenschaltung mit mehreren Eingängen. Die zugehörige Gleichung lässt sich für eine Reihe von Situationen intuitiv und einfach lösen. Die komplette Herleitung findet sich in den am Ende des Beitrags angegebenen Quellen. Dieses Design minimiert den Einfluss von Offsetfehlerspannungen am Ausgang durch gleichartige und aufeinander abgestimmte Eingangswiderstände.

Gleichung 2

Gleichung 2 stellt die Übertragungsfunktion für die Schaltung in Bild 2 dar. Die X-Ausdrücke stammen von den nichtinvertierenden, die Y-Ausdrücke von den invertierenden Eingängen (Gleichung 3).

Die X- und Y-Ausdrücke werden individuell summiert. Der Z-Ausdruck (Z = X – Y – 1) gibt an, ob R_X oder Y_Y benötigt werden.

Gleichung 3

Bei dieser Technik existieren drei verschiedene Entwicklungsszenarien:Entwicklungsvariante 1 (Z > 0): RF kann eine beliebige Zahl außer Null annehmen. R_y = RF/Z; R_i = RF/X_i; r_j = RF/Y_j.

Entwicklungsvariante 2 (Z < 0): Man spezifiziert den Minimalwert für einen beliebigen Widerstand R, der mit dem Eingang des Verstärkers verbunden ist. K_max ist genauso groß wie der größte Wert von X_i, Y_j oder Z. RF = R × K_max. R_x = RF/–Z; R_i = RF/X_i; r_j = RF/Y_j.

Entwicklungsvariante 3 (Z = 0): Der Gesamtwiderstand an jedem Eingang ist größer als R. K_max ist so groß wie der größere Wert von X oder Y+1. R_x = R_y =∞ R_i = RF/X_i; r_j = RF/Y_j

Mit dieser Information lässt sich ein andernfalls schwieriges Problem lösen. Ein Beispiel demonstriert die Einfachheit dieser Methode. Die gewünschte Übertragungsfunktion ist:

Vo = 5 V1 + 7 V2 + 2 V3 – 2 v1 – 1 v2

X = 5 + 7 + 2 = 14.

Y = 2 + 1 = 3.

Z = 14 – 3 – 1 = 10.

Z > 0. Damit liegt Szenario 1 vor und R_y ist erforderlich. Um die Leistungsaufnahme gering zu halten, wählt man als Minimalwiderstand R = 5 kΩ und verwendet die Entwicklungsvariante 2.

RF = R × K_max = 50 kΩ.

Die Berechnung der anderen Widerstandswerte ist jetzt einfach.

R_Y = RF/10 = 5 kΩ; R1 = RF/5 = 10 kΩ; R2 = RF/7 = 7,14 kΩ; R3 = RF / 2 = 25 kΩ; r1 = RF / 2 = 25 kΩ; r2 = RF / 1 = 50 kΩ.

Bild 3: Entwicklungsvariante 2, Szenario 1 mit R = 5 kOhm

Bild 3 zeigt das zugehörige Blockschaltbild.

Dieses Entwicklungskonzept vereinfacht die Aufgabe, mit Operationsverstärkern realisierte Summenschaltungen mit mehreren Eingängen zu lösen. Diese Ableitung ist intuitiv und einfach handhabbar. Außerdem lässt sie sich für eine Vielzahl von Eingängen skalieren und ist somit die elegante Lösung für ein schwieriges Problem.

Literatur

[1] Sheingold, D.: Analog Dialogue Vol. 10, No. 1 (1976) “Simple Rules for Choosing Resistor Values in Adder-Subtractor Circuits”

[2] Vrbancic, W. P.: Presentation at Wescon/82 Anaheim, CA, September 14–16, 1982.

Der Autor:  John Ardizzoni,  Applikationsingenieur bei Analog Devices.

Dieser Schaltungsgtipp zeigt, wie in Applikationen mit Drehschaltern und Knöpfen Digitalpotenziometer mit digitalem Up/Down-Interface eingesetzt werden können.

Aufgrund ihrer Eigenschaften wie hohe Genauigkeit, kleine Baugröße und hohe Zuverlässigkeit sowie der Verfügbarkeit vielfältiger Schnittstellen sind Digitalpotentiometer in zahlreichen Applikationen die optimale Alternative zu rein mechanischen Potentiometern.

Herkömmliche mechanische Potentiometer wie Drehschalter oder Knöpfe lassen sich mit mechanischen Encodern emulieren. Diese haben normalerweise drei Anschlüsse: Masse und zwei Anschlüsse mit phasenverschobenen Rechtecksignalen. Dieser Analogtipp zeigt, wie Applikationen, die diese Art von manuellem Controller benötigen, Digitalpotentiometer wie den AD511x mit digitalem Up/Down-Interface nutzen können.

Die nichtflüchtigen Digitalpotentiometer AD5111/AD5113/AD5115 bieten eine Auflösung mit 128/64/32 Positionen, eine maximale Widerstandstoleranz von ±8% und eine Strombelastbarkeit von ±6 mA. Sie eignen sich somit als Ersatz für mechanische Potentiometer.

Aufgrund der Stromaufnahme von 750 nA, der Versorgungsspannung von 2,3 bis 5,5 V und dem kleinen Gehäuse sind sie für portable und batteriegespeiste Applikationen geeignet.

Das Up/Down Interface, das so entwickelt wurde, dass es den linearen Widerstand bei Taktfrequenzen bis 50 MHz erhöht oder senkt, hat aus drei Eingänge: Chip Select (CS), Up/Down (U/D) und Clock (CLK). Wenn CS auf Low-Potenzial gezogen wird, wird der interne Zähler bei jeder fallenden Signalflanke von CLK und je nach Status von U/D erhöht oder verringert.

Manuell-digitale Steuerung über Up/Down-Schnittstelle

Das Up/Down Interface erlaubt auch eine hybride manuell-digitale Steuerung. Das Hybrid-Interface kann implementiert werden, indem man einen Zweifach-DPDT-Schalter des Typs ADG636 verwendet, um entweder den mechanischen Encoder oder den Mikrocontroller zu selektieren (Bild 1).

Bild 1: Hybrid-Interface-Verbindung mit dem Zweifach-DPDT-Schalter des Typs ADG636 (Bild: Analog Devices)

Vier GPIO-Pins sind für die digitale Schnittstelle erforderlich. Ein Stift ist für die Wahl des Steuerkonzepts vorgesehen und drei Stifte zum Treiben von CS, U/D und CLK.

Chip Select (CS) schaltet das Digitalpotentiometer ab, um eine kontrollierte Umgebung sicherzustellen, wenn der Multiplexer seinen Zustand ändert. Das Hybrid-Interface ermöglicht, dass die Shutdown-Betriebsart des Digitalpotentiometers und das On-Chip-EEPROM verwendet werden können.

Mechanische Encoder ziehen ihre Ausgänge nicht auf High-Potenzial. Daher sind Pull-up Widerstände am manuellen Interface erforderlich. Normalerweise kann der Eingang Up/Down (U/D) nur aktualisiert werden, wenn sich der Eingang Clock (CLK) auf Low-Potenzial befindet. Diese Anforderung wird, wie in Bild 1 gezeigt, mit einem zusätzlichen D-Flip-Flop gelöst.

Dieser Tipp zeigt eine effiziente Möglichkeit, wie man in Schaltungen mit Operationsverstärkern mit nur einer Versorgungsspannung das Rauschen verringert und die Schaltkreisstabilität verbessert.

Schaltungen mit Operationsverstärkern mit nur einer Versorgungsspannung weisen Probleme auf, die es bei Schaltungen mit symmetrischer Versorgung nicht gibt. Eine Referenzspannung in der Mitte des Operationsverstärker-Ausgangsbereichs erlaubt symmetrische Ausgangssignale in Bezug auf die Gleichtaktspannung. Erreicht wird dies, indem man die Versorgungsspannung mit einem Spannungsteiler halbiert. Diese einfache Lösung (Bild 1) reduziert die Stabilität und die Unterdrückung von Störungen auf der Versorgungsspannung.

Der Eingang wird durch R8/R9 auf Us/2 vorgespannt. Eine kapazitive Kopplung sorgt für eine virtuelle Null, reduziert die Gleichspannungs-Rauschverstärkung auf 1 und hält den Gleichspannungs-Ausgang auf dem Niveau der eingestellen Vorspannung. Dadurch werden Verzerrungen in Folge übermäßiger Verstärkung des Eingangsoffsets verhindert. Phasenverschiebungen, verursacht durch die „Break“-Frequenzen, erhöhen jedoch die Möglichkeit von Schwingungen.

Eine weitere Einschränkung ist das Unterdrücken von Störungen auf der Versorgungsspannung. Falls C2 fehlt, wirken sich Änderungen der Versorgungsspannung direkt auf die Vorspannung aus. Bei Gleichspannungen ist dies kein Problem. Allerdings wird ein Rauschen an den Versorgungspins zusammen mit dem Eingang verstärkt. C2 verbessert die Störunterdrückung, reduziert aber die niederfrequente Gleichtaktunterdrückung und erlaubt eine Rückkopplung über die Stromversorgung unter 320 Hz. Größere Kondensatoren sind erforderlich, um „Motor Boating“ und andere Stabilitätsprobleme zu verhindern.

Noch schlechter ist es, wenn der Operationsverstärker einen hohen Ausgangsstrom liefert und dadurch auf der Versorgungsleitung eine beachtlich hohe Signalspannung auftritt. Dadurch, dass der nicht-invertierende Eingang sich auf die Versorgungsspannung bezieht, wird dieses Signal direkt in den Operationsverstärker eingespeist und durch die Phasenbeziehung entstehen Schwingungen.

Bild 2: Blockschaltbild der ADR821

Eine effiziente Möglichkeit eine Vorspannung in solchen Anwendungen bereit zu stellen, besteht im Einsatz einer ADR821 (Bild 2). Dieses Bauteil enthält in einem einzigen Gehäuse eine präzise 2,5-V-Spannungsreferenz mit geringem Stromverbrauch und einen, bei einer Verstärkung von 1, stabilen Operationsverstärker.

Das führt zu reduzierten Kosten, geringerem Stromverbrauch, weniger externen Bauteilen und kleineren Platinenflächen. Die Referenz mit niedriger Impedanz verbessert das Rauschen der Versorgungsspannung und die Schaltkreisstabilität. Sie kann auch als Referenz für A/D-Wandler oder D/A-Wandler verwendet werden. Mit einer Genauigkeit von 0,2% und einem Temperaturkoeffizienten von 15 ppm/°C verbraucht der Chip weniger als 400 μA.

Der Autor: Reza Moghimi, Analog Devices.

Dieser Tipp beschreibt, auf welche Arten man ein Taktsignal mit dem analogen Mikrocontroller ADuC702x erzeugen kann und welche Vor- und Nachteile die einzelen Varianten bieten.

Um ein Taktsignal mit dem analogen Mikrocontroller ADuC702x zu erzeugen, gibt es drei Möglichkeiten:
1. Toggeln von einem der General-Purpose-Ausgänge. Bei jedem Timer Overflow wird ein Interrupt erzeugt, der den General-Purpose-Ausgang ergänzt. Dies ermöglicht eine programmierbare Frequenz und Tastverhältnis, wobei die variable Interrupt-Latenz des ARM7-basierten ADuC702x die Geschwindigkeit und Genauigkeit begrenzt und Jitter am Ausgang erzeugt. Außerdem muss der Timer Interrupt mit hoher Priorität bedient werden, um das korrekte Timing beizubehalten. Im Idealfall sollte der Core in die Erzeugung des digitalen Signalverlaufs nicht involviert sein.

2. Einsatz eines integrierten Pulsweitenmodulators. Die Taktauflösung ergibt sich aus der Größe des PWM-Schaltfrequenzregisters und der Core-Taktfrequenz. Die CPU wird nicht belastet und es lassen sich Frequenzen in einem großen Bereich erzeugen – von wenigen Hz bis zu mehreren 10 MHz. Die Familie ADuC702x enthält einen PWM-Block (Bild 1). Leider ist die Genauigkeit des erzeugten Taktes abhängig von der Präzision des internen Taktes und es ist ein kompletter 3-Phasen-PWM-Block erforderlich. Die Genauigkeit lässt sich erhöhen, indem man statt des integrierten Oszillators einen externen 32-kHz-Quarz einsetzt. Dies erhöht jedoch die Kosten, den Platzbedarf und das Power-Budget.

3. Einsatz eines Gates und Flip Flops. Die Familie ADuC702x enthält ein programmierbares Logik-Array (PLA), das zum Implementieren von Verbindungslogik verwendet werden kann. Das PLA besteht aus 16 per Software konfigurierbare Gates und Flip-Flops. Ein sehr einfaches Taktsignal lässt sich mit Hilfe eines Inverters und eines Flip Flops programmieren. Das Flip Flop kann mit dem Core-Takt, dem internen Oszillator, Timer1 oder über einen General-Purpose-Eingang getaktet werden. Die Taktfrequenz kann sehr flexibel sein, wobei sich das Tastverhältnis nicht programmieren lässt. Die frei verfügbaren Gates am ADuC702x ermöglichen eine hohe Flexibilität und der Takt benötigt nur einen sehr kleinen Block.

Alle drei Konzepte bieten Vor- und Nachteile. Welches der drei Konzepte als am besten geeignete Lösung verwendet wird, richtet sich nach der jeweiligen Anwendung.