Archiv der Kategorie: EPAP – Referenz-Designs

Ausgänge einer Taktquelle mit Low-Jitter LVPECL-Fanout-Puffern erhöhen

 

 

 

In vielen Systemen sind mehrere Systemtaktsignale für die Mixed-Signal-Verarbeitung und das Timing erforderlich. Speziell MIMO-Transceiver und Phased-Array-Antennen verlangen den Einsatz von mehr als einem LO mit der gleichen Frequenz für viele Auf/Abwärts-Wandlungsstufen.

 Bild 1: Der PLL-Synthesizer ADF4351, angeschlossen an den Fanout-Puffer ADCLK948 (Bild: ADI) Bild 1: Der PLL-Synthesizer ADF4351, angeschlossen an den Fanout-Puffer ADCLK948 (Bild: ADI)

Bei der Schaltung in Bild 1 ist der PLL-Synthesizer ADF4351 mit integriertem VCO an den ADCLK948 angeschlossen. Der ADCLK948 liefert mit einem differenziellen Ausgang des ADF4351 bis zu acht differenzielle LVPECL-Ausgänge (Low Voltage Positive Emitter Coupled Logic).

Moderne digitale Systeme verlangen oft viele qualitativ hochwertige Taktsignale mit Logikpegeln, die anders sind als die Logikpegel der Taktquelle. Eine zusätzliche Pufferung kann erforderlich sein, um ohne Einbußen hinsichtlich Integrität eine genaue Taktverteilung zu anderen Schaltungskomponenten zu garantieren. Die Schnittstelle zwischen der Taktquelle ADF4351 und dem Takt-Fanout-Puffer ADCLK948 ist im Folgenden beschrieben. Messungen zeigen, dass der zusätzliche Jitter im Zusammenhang mit dem Takt-Fanout-Puffer 75 fseff. beträgt.

Schaltungsbeschreibung

Beim ADF4351 handelt es sich um einen Breitband-PLL und VCO mit einem Ausgangsfrequenzbereich von 35 bis 4400 MHz, der aus separaten Multiband-VCOs besteht. Jeder VCO deckt einen Bereich von etwa 700 MHz ab (mit Überlappungen zwischen den Frequenzen des VCO). Dies erlaubt einen Basis-VCO-Frequenzbereich von 2,2 bis 4,4 GHz. Frequenzen unter 2,2 GHz lassen sich mit den internen Teilern im ADF4351 erzeugen.

Zur Takterzeugung müssen PLL und VCO im ADF4351 aktiviert und die gewünschte Ausgangsfrequenz programmiert werden. Die Ausgangsfrequenz des ADF4351 steht an den Open-Kollektor-Ausgängen an den RFOUT-Pins zur Verfügung. Diese erfordern eine Shunt-Induktivität (oder Widerstand) plus einen Gleichspannungs-Sperrkondensator.

Der ADCLK948 ist ein in Silizium-Germanium-Technologie hergestellter Takt-Fanout-Puffer mit geringem Jitter, der sich gut für den Frequenzbereich des PLL-Synthesizers ADF4351 eignet, weil seine maximale Eingangsfrequenz (4,5 GHz) nur knapp über der des ADF4351 (4,4 GHz) liegt. Der effektive Breitband-Jitter beträgt 75 fs. An den Takteingängen des ADCLK948 ist ein zusätzlicher DC-Gleichtakt-Biaspegel von 1,65 V erforderlich, um die LVPECL-Logikpegel zu erhalten. Dies erfolgt mit einem Widerstands-Bias-Netzwerk. Ohne DC-Biasschaltung sinkt die Signalintegrität an den Ausgängen des ADCLK948.

Andere mögliche Synthesizer mit integrierten VCOs sind das Fractional-N-Modell (137 bis 4400 MHz) ADF4350 und die Integer-N-Serie ADF4360. Andere mögliche Takt-Fanout-Puffer in der gleichen Familie wie der ADCLK948 sind die Modelle ADCLK946 (sechs LVPECL-Ausgänge), ADCLK950 (zehn LVPECL-Ausgänge) und ADCLK954 (12 LVPECL-Ausgänge).

Schaltungsevaluierung und Test

Die in Bild 1 beschriebene Schaltung wurde mit dem Board EVAL-ADF4351EB1Z als Taktquelle evaluiert; am Board wurden dabei kleinere Modifikationen durchgeführt.

Das Board nutzt die Standard-Programmiersoftware ADF4351, die auf der CD im Lieferumfang des Evaluation Boards enthalten ist. Ebenfalls erforderlich ist das Board ADCLK948/PCBZ. Dieses lässt sich direkt und ohne Modifikationen einsetzen.

Das folgende Equipment ist erforderlich:

  • Das Evaluation-Board-Kit EVAL-ADF4351EB1Z mit Programmiersoftware,
  • das Evaluation-Board ADCLK948PCBZ,
  • eine 3,3-V-Stromversorgung,
  • zwei Kabel zum Anschluss der 3,3V-Versorgungsspannung an das ADCLK948PCBZ,
  • zwei kurze, gleich lange SMA-Koaxialkabel,
  • ein schnelles Oszilloskop (Bandbreite 2 GHz) oder ein äquivalentes Modell,
  • der Spektrumanalyzer R&S FSUP26 oder ein äquivalentes Modell und
  • ein PC mit Windows XP, Windows, Vista (32 Bit) oder Windows 7 (32 Bit).

Das SMA-Koaxialkabel wird gebraucht, um die Pins RFOUTA+ und RFOUTA– des EVAL-ADF4351EB1Z an CLK0 und das ADCLK948PCBZ anzuschließen.

Die Blockschaltung

Für dieses Experiment wurden die Boards ADCLK948PCBZ und EVAL-ADF4351EB1Z genutzt. Die Platinen sind über ein SMA-Kabel mit dem ADCLK948PCBZ verbunden wie in Bild 1 dargestellt. Im Benutzerhandbuch UG-435 sind die Installation und der Einsatz der Evaluierungssoftware beschrieben. Es enthält auch Hinweise zum Board-Setup und die Blockschaltung des Boards sowie das Layout und die Stückliste.

Erforderliche Modifikationen am Board sind dem Gleichspannungs-Sperrkondensator nachgeschaltete 100-Ω-Widerstände. Die Widerstände sind mit 3,3 V und Masse (GND) verbunden. Dies sollte sowohl am Pin RFOUTA+ wie auch am Pin RFOUTA− erfolgen, um eine Gleichtaktspannung von 1,65 V zu erhalten (über der minimal erforderlichen Spannung von 1,5 V). Eventuell muss dazu die Lötmaske in der Nähe dieser Übertragungsleitungen abgelöst werden.

Das Benutzerhandbuch UG-068 enthält ähnliche Informationen zum Betrieb des Evaluation-Boards ADCLK948/PCBZ.

Messen der Logikpegel

Zur genauen Messung der Logikpegel wird das Oszilloskop RTO1024 von Rohde & Schwarz zusammen mit zwei aktiven Tastköpfen des Typs RT-ZS30 verwendet.

Dazu schließt man das EVAL-ADF4351EB1Z an den PC entsprechend der Hardware-Treiberinstruktionen im UG-435 an. Man installiert die Software ADF435x auf dem PC wie folgt: Zuerst wird die PLL des ADF4351 entsprechend des Screenshots der ADF435x Software  programmiert. In diesem Beispiel wurde eine HF-Frequenz von 1GHz gewählt. Danach schließt man die SMA-Steckverbinder RFOUTA+ und RFOUTA− an die SMA-Stecker CLK0 und CLK0 des Boards ADCLK948/PCBZ mit zwei kurzen, gleich langen SMA-Kabeln an. Nun erfolgt der Anschluss des differenziellen Ausgangs OUT2 des Boards an das High-Speed Oszilloskop.

Phasenrauschen und Jitter-Messung

Um das Phasenrauschen und den Jitter am Signal zu messen, wiederholt man die eben beschriebenen Schritte für die Messung der Logikpegel. Den nicht genutzten Ausgang CLK2 des Boards ADCLK948/PCBZ schließt man mit einer 50-Ω-Last ab. Danach verbindet man den Ausgang CLK2 über ein SMA-Kabel mit dem Signalquellenanalysator. Schließlich misst man den Jitter am Signal.

Der additive Jitter des ADCLK948 kann so berechnet werden: √(330,42² – 325,72²) = 55,5 fseff. Der spezifizierte Wert aus dem Datenblatt des ADCLK948 beträgt 75 fseff.

Der Autor: Ian Collins, Analog Devices.

Galvanisch isolierte LVDS-Schnittstellenschaltung

 

 

 

 Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI) Bild 1: Isolierte LVDS-Schnittstellenschaltung (vereinfachte Blockschaltung, gezeigt sind nicht alle Verbindungen) (Bild: ADI)

Die Schaltung in Bild 1 zeigt die galvanische Isolation einer LVDS(Low Voltage Differential Signaling)-Schnittstelle. Zu den Vorteilen bei der galvanischen Isolation einer LVDS-Schnittstelle zählen der Schutz bei Fehlern (Sicherheitsisolation) und eine erhöhte Robustheit (Funktionsisolation).

Der ADuM3442 sorgt für die digitale Isolation der Logik-Eingänge am LVDS-Treiber ADN4663 und an den Logik-Ausgängen des LVDS-Empfängers ADN4664. Durch die isolierte Stromversorgung mit dem ADuM5000 werden eine Reihe von Herausforderungen bei der Isolation von LVDS-Verbindungen in Industrie- und Messtechnikanwendungen erfüllt. Dazu zählen:

  • Isolation der Logiksignale zu/von den LVDS-Treibern/Empfängern. Dies gewährleistet eine Standard-LVDS-Kommunikation auf der Bus-Seite der Schaltung.
  • Hochintegrierte Isolation mit zwei zusätzlichen „Wide-Body“ SOICs, dem ADuM3442 und dem ADuM5000, zur Isolation der Standard LVDS-Bauteile ADN4663 und ADN4664.
  • Geringe Stromaufnahme gegenüber herkömmlicher Isolation mit Optokopplern. Low-Power-Betrieb ist ein Leistungsmerkmal von LVDS-Applikationen.
  • Mehrere isolierte Kanäle. In LVDS-Applikationen dienen parallele Kanäle zur Maximierung des Datendurchsatzes. Diese Schaltung demonstriert eine vierkanalige Isolation (in diesem Fall zwei Übertragungs- und zwei Empfangskanäle).
  • High-Speed-Betrieb; die Isolation arbeitet mit bis zu 150 MBit/s und erfüllt so die Basis-LVDS-Geschwindigkeitsanforderungen.

Die Schaltung in Bild 1 isoliert einen zweikanaligen LVDS-Leitungstreiber und einen zweikanaligen LVDS-Empfänger. So sind zwei komplette Übertragungs- und Empfangspfade auf einem Board möglich.

Schaltungsbeschreibung

Anwendungen für isolierte LVDS-Schnittstellen sind die Schutzisolation und/oder Funktionsisolation von Board-zu-Board-, Backplane- und Leiterplatten-Kommunikationsverbindungen. Ein Beispiel für die Schutzisolation ist ein System mit einer LVDS-Backplane, bei dem eine oder mehrere Einsteckkarten Transienten mit hohen Spannungen ausgesetzt sein können. Die Isolation der LVDS-Schnittstelle stellt sicher, dass solche Fehlersituationen keine anderen Schaltungen im System beeinträchtigen.

Ein Beispiel einer Applikation, bei der die Funktionsisolation vorteilhaft ist, ist Messequipment. Bei der Isolation von LVDS-Verbindungen, zum Beispiel zwischen einem A/D-Wandler und einem FPGA, kann eine potenzialfreie Massefläche entstehen, welche die Integrität von Messdaten erhöht und Rückkopplungen auf den Rest der Applikation minimiert.

 Bild 2: Isolierte LVDS-Schnittstellenschaltung (Bild: ADI) Bild 2: Isolierte LVDS-Schnittstellenschaltung (Bild: ADI)

Bild 2 zeigt die isolierte LVDS-Schnittstellenschaltung, die zwei Sendekanäle (CMOS/TTL zu LVDS) und zwei Empfangskanäle (LVDS zu CMOS/TTL) isoliert. Die Signale können für Datenraten bis 150 MBit/s isoliert werden. Die Spezifikation des ADuM3442 hinsichtlich maximaler Pulsbreitenverzerrung bleibt dabei erhalten.

Logiksignale können an IN1 und IN2 angelegt werden und werden vom ADuM3442 isoliert. Die korrespondierenden Ausgänge des ADuM3442 (die DIN1 und DIN2 Testpunkte) sind mit dem LVDS-Treiber ADN4663 verbunden, um LVDS-Signale an DOUT1+, DOUT1− und DOUT2+ bzw. DOUT2− zu erzeugen.

Der LVDS-Empfänger ADN4664 kann LVDS-Signale an RIN1+, RIN1− und RIN2+ bzw. RIN2− empfangen. Die Empfängerausgänge (die ROUT1- und ROUT2-Testpunkte) sind mit dem ADuM3442 verbunden, um die Signale zu isolieren. Die korrespondierenden Logikausgänge am ADuM3442 sind OUT1 und OUT2.

Die Schaltung wird auf der Logikseite über eine Verbindung mit UDD1 versorgt. Diese Versorgungsspannung kann 3,3 oder 5 V betragen und versorgt die Logikseite des ADuM3442 (die Signalisolation für die Schaltung). Außerdem versorgt sie den ADuM5000, der eine isolierte Versorgung für die Bus-Seite der Schaltung liefert.

Der Ausgang UISO des ADuM5000 liefert die 3,3-V-Versorgung für den LVDS-Treiber (ADN4663) und den LVDS-Empfänger (ADN4664) sowie für die Bus-Seite des ADuM3442.

Die in der Applikationsschrift AN-0971 beschriebenen Richtlinien „Recommendations for Control of Radiated Emissions with isoPower Devices” wurden bei der Realisierung des Schaltungslayouts beachtet. Zusätzlich wurde das Layout für eine schnelle differenzielle Signalführung optimiert.

Schnelle differenzielle Signalführung

Die LVDS-Eingangs/Ausgangs-Leiterbahnen haben die gleichen Längen und Impedanzen von 50 Ω gegenüber Masse (100 Ω zwischen differenziellen Paaren). Testpunkte an jedem Paar befinden sich ebenfalls in gleichen Abständen vom Treiber/Empfänger. Mehrere Vias zur Masse sind entlang der Leiterbahnen platziert, um die Signalintegrität bei hohen Frequenzen zu verbessern.

Abschlusswiderstände (R1, R2) von 100 Ω befinden sich an den LVDS-Eingängen RIN1+, RIN1− und RIN2+ bzw. RIN2−. Das Empfangsende aller an DOUT1+, DOUT1− und DOUT2+ bzw. DOUT1− angeschlossenen Busse sollten entsprechende Abschlüsse aufweisen.

Die Versorgung und Masse sind über einen Schraubanschluss (UDD1 und GND1) angeschlossen. Logik-Eingänge/Ausgänge ((IN1, IN2/OUT1, OUT2) sind über vier SMB-Steckverbinder angeschlossen.

Die Bus-Signale sind auf ähnliche Weise über acht SMB-Steckverbinder angeschlossen. Diese sind mit dem LVDS-Treiber (ADN4663) und dem Empfänger (ADN4664) über Leiterbahnen mit Impedanzen von 50 Ω gegen Masse verbunden.

Schaltungsevaluierung und Test

 Bild 3: Übertragungs- und Empfangskanal 1, Testaufbau (Bild: ADI) Bild 3: Übertragungs- und Empfangskanal 1, Testaufbau (Bild: ADI)

Zur Versorgung der isolierten LVDS-Schnittstellenboards legt man 3,3 oder 5 V an VDD1 an. Um zu testen, dass die Schaltung richtig versorgt wird, überprüft man den Spannungspegel am Testpunkt VDD2. Dieser Testpunkt ist die isolierte Versorgung von ADuM5000 und sollte entsprechend 3,3 oder 5 V betragen.

Ein kompletter Sende- und Empfangspfad lässt sich testen, indem man die LVDS-Ausgänge für einen Kanal an die LVDS-Eingänge für einen Kanal anschließt. Um zum Beispiel Kanal 1 zu testen verbindet man mit SMB-zu-SMB Anschlüssen DOUT1+ mit RIN1+ und DOUT1− mit RIN1−. Ein Signal- oder Pattern-Generator kann an IN1 angeschlossen werden. Der Ausgang am Testpunkt OUT1 (oder dem OUT1-Steckverbinder) muss an den Eingang angepasst sein. Bild 3 zeigt den Testaufbau.

 Bild 4: Oszilloskop-Kurve von IN1, RIN1+, RIN1− und OUT1 für ein Signal von 50 MBit/s (Bild: ADI) Bild 4: Oszilloskop-Kurve von IN1, RIN1+, RIN1− und OUT1 für ein Signal von 50 MBit/s (Bild: ADI)

Die Oszilloskop-Kurve in Bild 4 zeigt die Signalverläufe für IN1, RIN1+, RIN1− und OUT1, wenn dieser Test mit einem Taktsignal von 50 MBit/s an IN1 und einer 90 cm langen, geschirmten Leitung zwischen DIN1+ und RIN1+ sowie DIN1− und RIN1− durchgeführt wird.

Die Messungen wurden mit Tastköpfen mit niedriger Kapazität (<1 pF) am LVDS-Bus durchgeführt. Für höhere Datenraten sollte man kürzere Leitungen zwischen den LVDS-Aus- und Eingängen verwenden.

Der Autor: Dr. Conal Watterson, Applikationsingenieur in der Gruppe Interface & Isolation Technology (ITG) bei Analog Devices in Limerick, Irland.

SAW-Filter und Chipsätze für Multisatelliten-Navigationssysteme

Teseo II ist eine Single-Chip-IC-Serie (STA8088), die für Multi-Satelliten-Navigationssysteme entwickelt wurde. Neben GPS- und Galileo-Signalen können diese ICs auch Daten von GLONASS (Global Navigation Satellite Systems) verarbeiten. Die Referenzdesigns decken dabei die verschiedensten Kombinationen von GPS, Galileo und GLONASS ab, die im Standard L1/E1 im Frequenzbereich von 1569 bis 1607 MHz arbeiten. Da GLONASS über eine vergleichsweise hohe Zahl von Satelliten verfügt, wird damit die Navigation besonders unter schwierigen Bedingungen deutlich verbessert – etwa in Straßenschluchten von Großstädten.

 Bild 1: Referenzdesign eines Navigationssystems mit Teseo II Chipsatz Bild 1: Referenzdesign eines Navigationssystems mit Teseo II Chipsatz

GLONASS nutzt nicht dasselbe Frequenzband wie GPS und Galileo, sondern ein Seitenfrequenzband. Bei der Entwicklung des Designs mit dem STA8088GA wird trotzdem das gesamte relevante HF-Spektrum bis zur ersten Zwischenstufe verarbeitet.

Dazu befindet sich im Eingangskreis hinter einem externen LNA (Low Noise Amplifier) ein SAW-Filter (B39162B3913U410, Epcos). Er dient dazu, in einem ersten Schritt Signale von GSM, Wi-Fi, UMTS, BT und andere zu unterdrücken. Anschließend wird das GLONASS-Signal von den GPS- und Galileo-Signalen getrennt und mit der Zwischenfrequenz moduliert.

So können alle Signale mit wenigen Bauelementen und damit geringen Kosten verarbeitet werden. Der integrierte LNA bedient beide Pfade und wird separat aus dem Chip herausgeführt. Dadurch ist es möglich, verschiedene SAW-Filter-Designs und -Layouts zu verwenden. Wenn das Signal den zweiten SAW-Filter (B39162B3913U410, Epcos) passiert hat, wird es dem HF-Verstärker und -Mischer für die Zwischenfrequenz zugeführt. Bild 1 zeigt ein Referenzdesign für Automobil-Anwendungen.

Die verwendeten SAW-Filter haben ein Keramik-Gehäuse mit Abmessungen von 3 × 3 × 1,1 mm3 und sind nach dem Standard der Automobil-Industrie AEC-Q200 qualifiziert. Dies bedeutet unter anderem einen Einsatztemperaturbereich von −45 bis 125 °C. Die Bandbreite der Filter beträgt 56 MHz. Das Anpassnetzwerk ist für 50 Ω ausgelegt. Auch die MLCCs (Multilayer Ceramic Chip Capacitor) und Induktivitäten von TDK entsprechen dem Standard AEC-Q200.

Das so realisierte Referenzdesign eignet sich für Navigationsgeräte in Fahrzeugen und kann neben konventionellen Navigationsaufgaben auch Telematikaufgaben übernehmen. Wegen der hohen Präzision eignet es sich auch für sicherheitsrelevante Anwendungen wie eCall, bCall oder Fahrerassistenz-Systeme.

Mit einem weiteren Chip aus der Teseo II-Serie, dem STA8088FG, hat STMicroelectronics ein Navigationssystem für Anwendungen in der Konsum- und Industrie-Elektronik entwickelt. Bei diesem Referenzdesign wird nur ein einziger SAW-Filter benötigt, der zwischen dem aus dem IC herausgeführten LNA und dem HF-Verstärker geschaltet ist. Hier kommt der Typ B39163B4310P810 (Epcos) zum Einsatz. Die Abmessungen dieses Filters liegen bei 1,4 × 1,0 × 0,4 mm3.

Neben seiner Kleinheit zeichnet sich das Bauelement durch gute elektrische Eigenschaften aus. So liegt zum Beispiel die Einfügedämpfung bei 1 dB. Auch dieser Filter ist mit seinem hermetisch dichten Gehäuse nach AEC-Q200 qualifiziert. Die Bandbreite des Filters beträgt 34,37 MHz; das Bauelement kann in einem Temperaturbereich von −40 bis +85 °C betrieben werden.

STMicroelectronics hat beide Referenzdesigns weltweit ausgiebigen Tests unterzogen, um die Vorteile von Multi-Satelliten-Navigationssystemen nachzuweisen.

 Bild 2: Bessere Positionsangaben durch gleichzeitige Nutzung von GPS und GLONASS Bild 2: Bessere Positionsangaben durch gleichzeitige Nutzung von GPS und GLONASS

Bild 2 zeigt eine Testfahrt durch Straßenschluchten in Tokio. Dabei wurde eindeutig nachgewiesen, dass durch die gleichzeitige Nutzung des GPS- und GLONASS-Signals eine deutlich bessere Positionsangabe erzielt wird. Bei einer Testfahrt in Dallas wurde das Design mit einem Wettbewerbsprodukt verglichen, das sich ausschließlich auf GPS-Signale stützt. Auch hier zeigen sich eindeutig die Vorteile der Multi-Satelliten-Nutzung.

Vierkanalige Eingangsstufe für Signale mit großem Dynamikbereich

In vielen Industrieanwendungen sind flexible, mehrkanalige analoge Eingangsschaltungen erforderlich, um Signale mit großem Dynamikbereich – von einigen mVss bis 20 Vss – zu verarbeiten. Die hier beschriebene Schaltung erledigt die erforderliche Signalaufbereitung und Pegelanpassung und erreicht zugleich einen hohen Dynamikbereich mit dem programmierbaren Verstärker (PGA) im hochauflösenden A/D-Wandler.

Typischerweise sind in Prozesssteuerungen und in der Industrieautomatisierung Dämpfung und Pegelanpassung erforderlich, um Eingangssignale mit einer Spanne von ±10 V mit modernen Niedervolt-A/D-Wandlern zu verarbeiten. Bei kleinen Signalen ist eine Verstärkung erforderlich, um den Dynamikbereich des ADC zu nutzen. Daher ist eine Schaltung mit programmierbarer Verstärkung wünschenswert, wenn sich das Eingangssignal über einen großen Bereich erstreckt.

Zusätzlich können kleine Signale große Gleichtaktspannungshübe haben. Deshalb ist eine hohe Gleichtaktunterdrückung (Common-Mode Rejection Ratio, CMRR) erforderlich. Die Schaltung bietet auch eine Eingangsstruktur mit hoher Impedanz. Dies ist wünschenswert in Anwendungen, die eine hohe Quellenimpedanz haben und bei denen eine hohe Impedanz erforderlich ist, damit die analoge Eingangsstufe einwandfrei funktioniert.

 Bild 1: Flexibles analoges Front-End mit hohem Dynamikbereich für die Signalkonditionierung in der Industrie (Bild: ADI) Bild 1: Flexibles analoges Front-End mit hohem Dynamikbereich für die Signalkonditionierung in der Industrie (Bild: ADI)

Die Schaltung in Bild 1 erfüllt alle genannten Anforderungen und bietet eine programmierbare Verstärkung, hohe Gleichttaktunterdrückung und hohe Eingangsimpedanz. Das Eingangssignal durchläuft den vierkanaligen Multiplexer ADG1409 und gelangt dann in den preiswerten Instrumentenverstärker AD8226 mit großem Eingangsbereich. Der AD8226 bietet eine CMRR bis 80 dB sowie eine sehr hohe Eingangsimpedanz (800 MΩ Differential Mode und 400 MΩ Common Mode). Durch den großen Eingangsbereich und einen Rail-to-Rail-Ausgang kann der AD8226 den gesamten Versorgungsspannungsbereich nutzen.

Der AD8475 ist ein komplett differenzieller, dämpfender Verstärker mit integrierten Präzisionswiderständen zur Einstellung der Verstärkung. Das Bauteil bietet eine genaue Dämpfung (G = 0,4 oder G = 0,8), Gleichtakt-Pegelanpassung und massebezogene/differenzielle Wandlung. Er ist als einfach handhabbarer, komplett integrierter Präzisionsverstärkerblock, ausgeführt, der Signale mit Pegeln bis ±10 V an einer unipolaren Versorgungsspannung verarbeitet. Daher eignet er sich zur Dämpfung von Signalen vom AD8226 bis 20 Vss. Zugleich wird eine hohe CMRR beibehalten. Ein differenzieller Ausgang kann den differenziellen Eingang am A/D-Wandler treiben.

Der AD7192 ist ein 24 Bit Sigma-Delta ADC mit internem PGA. Die integrierte rauscharme Verstärkungsstufe (G = 1, 8, 16, 32, 64 oder 128) bewirkt, dass Signale mit großer und kleiner Amplitude direkt an den A/D-Wandler angelegt werden können.

In Kombination mit den genannten Bauteilen bietet die Schaltung eine sehr gute Leistungsfähigkeit und eine einfache Konfiguration für Signale mit sich ändernden Amplituden. Das gemessene Rauschen (Spitze/Spitze) dieser Schaltung liegt bei 3,9 μV. Das effektive Rauschen beträgt 860 nV. Dies korrespondiert mit einer Spitze/Spitze (rauschfreier Code) Auflösung von 20 Bit und einer effektiven Auflösung von 23 Bit. Die Schaltung ist in den Bereichen Fertigungsautomatisierung, Prozesssteuerung und Messtechnik sowie in Medizingeräten einsetzbar.

Der Autor: Michael Hu, Applikationsingenieur bei Analog Devices.

Breitbandempfänger mit 12 Bit A/D-Wandler und Antialiasingfilter

Die Schaltung in Bild 1 zeigt eine breitbandige Empfängereingangsstufe, die aus dem rauscharmen, differenziellen Treiberverstärker ADA4960 und dem A/D-Wandler AD9434 mit einer Auflösung von 12 Bit und einer Datenrate von 500 MSample/s besteht.

Das Butterworth-Antialiasingfilter dritter Ordnung ist den Leistungs- und Schnittstellenanforderungen des Verstärkers und des A/D-Wandlers angepasst. Die Summe aller Einfügeverluste aufgrund des Filternetzwerks und anderer Bauteile beträgt 3,0 dB.

Die Schaltung hat eine Bandbreite von 290 MHz mit einem flachen Frequenzgang im Durchlassband von 1 dB. SNR und SFDR, gemessen mit einem 140-MHz-Analogeingang, betragen 64,1 dBFS bzw. 70,4 dBc.

Die Schaltung arbeitet mit massebezogenen Eingangssignalen und wandelt diese mit einem breitbandigen 1:1 Transformator (M/A-COM ECT1-1-13M; 3 GHz) in differenzielle Signale um. Der differenzielle 5-GHz-Verstärker ADA4960 weist eine differenzielle Eingangsimpedanz von 10 kΩ auf. Die Verstärkung ist je nach Wahl des externen Widerstands RG von 0 bis 18 dB einstellbar. Die differenzielle Ausgangsimpedanz beträgt 150 Ω.

Der ADA4960 eignet sich als Treiber für den AD9434. Die differenzielle Architektur durch das Tiefpassfilter und in den A/D-Wandler hinein liefert eine gute HF-Gleichtaktunterdrückung und minimiert zugleich Verzerrungsprodukte zweiter Ordnung. Der ADA4960 bietet eine Verstärkung von 6 dB, um die Einfügeverluste des Filternetzwerks und Transformators (etwa 3,5 dB) zu kompensieren. So entsteht eine Signalverstärkung von 2,5 dB. Ein Eingangssignal von +5,4 dBm produziert ein differenzielles Vollausschlagssignal (FS) von 1,25 Vss am ADC-Eingang.

Das Antialiasingfilter ist ein Butterworth-Filter dritter Ordnung. Es wurde mit einem Standardprogramm entwickelt. Ein Butterworth-Filter wurde wegen seines flachen Verlaufs im Durchlassband gewählt. Ein Filter dritter Ordnung erzielt ein AC-Rauschbandbreiten/Signalbandbreitenverhältnis von 1,05. Es kann mit Hilfe mehrerer kostenfreier Filterprogramme realisiert werden.

 

Ein ausgewogenes Verhältnis dieser Kompromisse zu erzielen, kann schwierig sein. In dieser Schaltung erhielten alle Parameter die gleiche Gewichtung. Deshalb sind die gewählten Werte stellvertretend für alle Schnittstelleneigenschaften zu verstehen. Um SFDR, SNR oder Eingangssignalpegel zu optimieren, können in verschiedenen Schaltungen, je nach Systemanforderung unterschiedliche Werte gewählt werden.

Das Signal in diesem Beispiel ist über die 0,1-µF-Kondensatoren AC-gekoppelt, um die Gleichtaktspannungen zwischen dem Verstärker, seinen Abschlusswiderständen und den ADC-Eingängen zu blocken.

Für Anwendungen, die mit weniger Bandbreite auskommen sowie ein besseres Verhalten gegenüber Nebenwellen aufweisen müssen und weniger Strom aufnehmen dürfen, können die Bausteine ADA4927-1/ADA4927-2 oder ADA4938-1/ADA4938-2 eingesetzt werden.

Der ADA4927-1 hat eine Bandbreite von 2,3 GHz und nimmt 20 mA auf, während der ADA4938-1 eine Bandbreite von 1,0 GHz bietet und 37 mA aufnimmt. Für Anwendungen mit geringerer Auflösung ist der 500 MSample/s schnelle 8 Bit Wandler AD9484 einsetzbar; er ist pinkompatibel zum AD9434. Der AD9484 hat ein SNR von 47 dBFS bei 250 MHz Analogeingangsfrequenzen.

Bei dieser Schaltung kommen ein modifiziertes AD9434-500EBZ-Board und das FPGA-basierte Datenerfassungsboard HSC-ADC-EVALCZ zum Einsatz. Beide Boards werden über High-Speed-Stecker angeschlossen und ermöglichen ein schnelles Setup und eine rasche Evaluierung der Schaltungsleistungsfähigkeit. Das modifizierte Board AD9434-500EBZ enthält die hier evaluierte Schaltung.

Der Autor:

Rob Reeder ist Senior Converter Applications Engineer bei Analog Devices in Limerick/Irland.

10-V-Präzisionsgleichspannungsquelle – linear und rauscharm

In diesem Schaltungstipp beschreiben wir Aufbau, Evaluation und Test einer linearen, rauscharmen, unipolaren 10-V-Präzisionsspannungsquelle, die aus eriner minimalen Anzahl von Komponenten aufgebaut ist.

Die Schaltung in Bild 1 beschreibt eine lineare, rauscharme, unipolare (+10 V) Präzisionsspannungsquelle, die mit einer minimalen Anzahl externer Komponenten auskommt. Der D/A-Wandler AD5790 ist ein ungepufferter 20-Bit-DAC mit einer mit Spannungsausgang, der an einer bipolaren Versorgung bis 33 V arbeitet. Der D/A-Wandler akzeptiert einen positiven Referenzeingangsbereich von 5 V bis VDD –2,5 V und einen negativen Referenzeingangsbereich von VSS +2,5 bis 0 V. Beide Referenzeingänge sind auf dem Chip gepuffert. Externe Puffer sind nicht erforderlich. Der D/A-Wandler bietet eine relative Genauigkeit von maximal ±2 LSB und arbeitet monoton bei einer differentiellen Nichtlinearität (DNL) von −1 bis +2 LSB.

Der Präzisions-Operationsverstärker AD8675 weist eine Offsetspannung von maximal 75 μV und Rauschen von typisch 2,8 nV/√Hz auf. Er wird als Ausgangspuffer für den AD5790 verwendet.

Der AD5790 hat zwei intern angepasste Feedforward- und Rückkopplungswiderstände von 6,8 kΩ, die entweder an den Operationsverstärker AD8675 angeschlossen werden können, um eine 10 V Offsetspannung für einen Ausgangshub von ±10 V zu liefern, oder für Biasstrom-Auslöschung parallel geschaltet werden können. In diesem Beispiel wird ein unipolarer 10-V-Ausgang demonstriert. Die Widerstände werden für „Bias Current Cancellation“ verwendet. Die interne Widerstandsverbindung wird durch Setzen eines Bits im Register des AD5790 gesteuert.

Der Digitaleingang des Schaltkreises ist seriell und kompatibel zu Standard SPI-, QSPI-, MICROWIRE- und DSP-Schnittstellenstandards. Für Applikationen mit hoher Genauigkeit offeriert er Schaltkreis hohe Präzision sowie geringes Rauschen – dies wird durch die Kombination aus den Präzisionskomponenten AD5790 und AD8675 sichergestellt.

Schaltungsbeschreibung

In Bild 1 ist der 20 Bit Hochvolt D/A-Wandler mit SPI-Interface AD5790 dargestellt. Er bietet eine integrale Nichtlinearität von ±2 LSB, eine differenzielle Nichtlinearität von −1 bis +2 LSB und eine spektrale Rauschdichte von 8 nV/√Hz. Die Langzeitstabilität ist mit einem Fehler von 0,1 LSB spezifiziert.

Bild 1 zeigt den AD5790 in einer unipolar gepufferten Konfiguration. Der Ausgangspuffer ist der AD8675, er wird wegen seines geringen Rauschens und der geringen Drift verwendet. Dieser Verstärker (A1) wird ebenfalls genutzt, um die 5-V-Referenzspannung von der rauscharmen Präzisionsreferenz (Krohn-Hite, Modell 523) zu verstärken. Die Widerstände R2 und R3 in dieser Verstärkerschaltung sind Präzisions-Metallfolienwiderstände mit einer Toleranz von 0,01% und einem Temperaturkoeffizienten von 0,6 ppm/°C.

Für ein optimales Verhalten über der Temperatur sollten sich R2 und R3 in einem Gehäuse befinden, wie zum Beispiel die Serien 300144 oder VSR144 von Vishay. Für R2 und R3 werden Werte von 1 kΩ gewählt, um das Rauschen im System gering zu halten. R1 und C1 bilden ein Tiefpassfilter mit einer Grenzfrequenz von etwa 10 Hz. Aufgabe dieses Filters ist, das Rauschen der Spannungsreferenz zu dämpfen.

Linearitätsmessungen

 

Bild 2: Integrale Nichtlinearität in Abhängigkeit vom DAC-Code Bild 2: Integrale Nichtlinearität in Abhängigkeit vom DAC-Code

Die Genauigkeit der Schaltung aus Bild 1 wird am Evaluation-Board EVAL-AD5790SDZ mit dem Multimeter 3458A (Agilent) gemessen. Die integrale Nichtlinearität (INL) in Abhängigkeit vom DAC-Code befindet sich im vorgegebenen Bereich von ±2 LSB (Temperaturen von 0 bis 105°C), dargestellt in Bild 2.

 

Bild 3: Differenzielle Nichtlinearität in Abhängigkeit DAC-Code Bild 3: Differenzielle Nichtlinearität in Abhängigkeit DAC-Code

RauschdriftmessungenBild 3 zeigt, dass die differenzielle Nichtlinearität als eine Funktion des DAC-Code in der Spezifikation von −1 bis +2 LSB liegt.

Um hohe Präzision zu erzielen, muss das Spitze-Spitze-Rauschen am Schaltungsausgang unter 1 LSB gehalten werden, was 9,5 μV für eine Auflösung von 20 Bit bei einem unipolaren Spannungsbereich von +10 V entspricht.

In einer Echtzeitrauschapplikation existiert keine Grenzfrequenz für den Hochpass bei 0,1 Hz um das 1/f-Rauschen zu unterdrücken. Es werden jedoch Frequenzen bis in den Gleichspannungsbereich des Bandpasses erfasst.

 

 

Bild 4: Ausgangsspannungsrauschen des D/A-Wandlers, gemessen über 100 s für „Vollausschlag“ (Grün), „Halbe Skala“ (Rot) und „Nullskala“ (Blau) mit Präzisionsreferen Bild 4: Ausgangsspannungsrauschen des D/A-Wandlers, gemessen über 100 s für „Vollausschlag“ (Grün), „Halbe Skala“ (Rot) und „Nullskala“ (Blau) mit Präzisionsreferen

Um das Rauschverhalten nicht zu verfälschen wurde eine temperaturgeregelte, rauscharme Referenz für diese Messung verwendet. Die Nullskalen-Ausgangsspannung liefert das geringste Rauschen, weil sie nur das Rauschen vom DAC-Kern wiedergibt. Der Rauschbeitrag von jedem Spannungsreferenzpfad wird durch den D/A-Wandler gedämpft, wenn der Nullskalen-Code ausgewählt wird.Bild 4 zeigt das gemessene Spitze-Spitze-Rauschen. In diesem Fall wurde das Rauschen am Ausgang der Schaltung über einen Zeitraum von 100 s gemessen. Frequenzen bis 0,01 Hz wurden in die Messung einbezogen.

Erhöht man die Messzeit, werden niedrigere Frequenzen berücksichtigt und der Spitze-Spitze-Wert steigt. Bei niedrigen Frequenzen tragen Temperaturdrift und Thermoelementeffekte zum Rauschen bei. Diese Effekte lassen sich minimieren, indem man Komponenten mit geringen Temperaturkoeffizienten wählt.

Blockschaltung und Layout der Leiterplatte sind im Design Support Package CN-0257 beschrieben.

Häufige Varianten

Der AD5790 unterstützt zahlreiche Ausgangsbereiche von 0 bis 5 V; bis ±10 V und Werte dazwischen. Falls eine bipolare Konfiguration erforderlich ist, muss der Pin VREFN mit einer invertierten hochpräzisen Referenzspannung versorgt werden. Auch hier sind Präzisionsverstärker und temperaturstabile Präzisionswiderstände erforderlich.

Der Zweifach-Operationsverstärker AD8676 ist eine Version des Operationsverstärkers AD8675 und kann in der Schaltung verwendet werden, falls gewünscht.

Schaltungsevaluierung und Test

Erforderliche Ausrüstung:

  • Systemdemonstrationsplattform EVAL-SDP-CB1Z
  • Evaluation-Board und Software EVAL-AD5790SDZ
  • Präzisionsreferenz 523, Krohn-Hite
  • Multimeter 3458A, Agilent
  • PC (Windows 32 Bit oder 64 Bit Betriebssystem)
  • GPIB / USB-B Kabel, National Instruments
  • SMB-Kabel (2).

Software-Installation

Das AD5790 Evaluationkit enthält selbstinstallierende Software auf CD. Die Software ist kompatibel zu Windows XP (SP2) und Vista (32 und 64 Bit). Falls die Setup-Datei nicht automatisch arbeitet, kann man die Datei setup.exe von der CD aktivieren.

 

 

Bild 5: Hauptfenster der Evaluation-Software Bild 5: Hauptfenster der Evaluation-Software

1. Nach erfolgter Installation von der CD wird das Evaluation-Board AD5790 wie im Absatz „Stromversorgung“ beschrieben, eingeschaltet. Mit dem mitgelieferten Kabel wird jetzt das SDP-Board (über Stecker A oder B) an das Evaluation-Board und dann an die USB-Schnittstelle des PC angeschlossen.Die Installation der Evaluation-Software sollte vor dem Anschluss des Evaluation-Boards und SDP-Boards an den USB-Schnittstelle des PC erfolgen, um sicherzustellen, dass das Evaluationsystem bei der Verbindung mit dem PC richtig erkannt wird.

2. Wenn das Evaluationsystem erkannt ist, folgt man den Anweisungen der nun erscheinenden Dialogboxen. Dies schließt die Installation ab.

Funktionsdiagramm

 

 

Bild 6: Blockdiagramm des Testaufbaus Bild 6: Blockdiagramm des Testaufbaus

Ein Blockdiagramm des Testaufbaus zeigt Bild 6.

Stromversorgungen

Die folgenden externen Versorgungen müssen bereitgestellt werden:

  • 3,3 V zwischen VCC und DGND am Stecker J1 für die digitale Versorgung des AD5790. Alternativ platziert man Link 1 in Position A, um die Digitalschaltung vom USB-Port über das SDP-Board (default) zu versorgen.
  • +12 V bis +16,5 V zwischen den VDD und AGND Eingängen von J2 für die positive Analogversorgung des AD5790.
  • −12 V bis −16,5 V zwischen den VSS und AGND Eingängen von J2 für die negative Analogversorgung des AD5790.
  • +5 V Präzisionsreferenz, angeschlossen an SMB-Stecker, bezeichnet mit VREF.

Einrichten der „Default Link“-Option

Tabelle 1: Default-Link-Optionen Tabelle 1: Default-Link-Optionen

Um das Board für die Schaltung in Bild 1 zu konfigurieren, müssen die folgenden Änderungen nach der Default-Link-Konfiguration in Tabelle 1 gemacht werden:Die Default-Link-Optionen sind in Tabelle 1 aufgelistet. Standardmäßig ist das Board konfiguriert mit VREFP = +10 V und VREFN = −10 V für einen Ausgangsbereich von ±10 V.

  • 1. Platzieren von LK3 in Position A.
  • 2. Entfernen von LK4.
  • 3. Platzieren von LK8 in Position B.
  • 4. Entfernen von LK9.

Diese Änderungen konfigurieren den Ausgangspufferverstärker für eine Verstärkung von 1 und verbinden den Pin VREFN des AD5790 mit Masse. Zusätzlich ist das Board jetzt konfiguriert, um eine 5-V-Präzisionsreferenz am SMB-Anschluss, bezeichnet mit VREF, anzunehmen.

Mehr Informationen enthält das Benutzerhandbuch UG-342 über den Testaufbau EVAL-AD5790SDZ.

Test

Der VOUT_BUF SMB Anschluss ist mit dem Multimeter verbunden. Die Linearitätsmessungen werden mit „Measure DAC Output Tab“ auf der AD5790-GUI durchgeführt. Die Rauschdriftmessung erfolgt ebenfalls über den Anschluss VOUT_BUF SMB. Die Ausgangsspannung wird mit dem „Program Voltage Tab“ in der AD5790-GUI eingestellt.

Die Spitze-Spitze-Rauschdrift wird über 100 s gemessen. Weitere Details zu Definitionen und wie man INL, DNL und Rauschen aus den gemessenen Werten berechnet findet man im Abschnitt „TERMINOLOGY“ des Datenblatts und auch im Kapitel 5 des Handbuchs Data Conversion Handbook, „Testing Data Converters“ von Analog Devices.  Der Autor:

Liam Riordan arbeitet als Applikationsingenieur in der Precision Converters Group bei Analog Devices in Limerick, Irland.

MEMS-Mikrofon mit Standard Digital-Audio-Schnittstelle für Blackfin

Mit der Schaltung in Bild 1 lassen sich bis zu zwei digitale MEMS-Mikrofone an einen digitalen Signalprozessor (DSP) über eine einzige Datenleitung anschließen. Der in dieser Applikation verwendete Baustein ADMP441 besteht aus einem MEMS-Mikrofonelement und einem I2S-Ausgang.

Damit lassen sich Stereomikrofone in einem Audiosystem ohne Codec zwischen den Mikrofonen und dem Prozessor anschließen. MEMS-Mikrofone von Analog Devices haben ein hohes SNR (Signal-to-Noise Ratio, Signal-Rausch-Verhältnis) und einen flachen Empfindlichkeitsverlauf über ein breites Frequenzband. Sie eignen sich damit für leistungsstarke Anwendungen mit hoher Audioqualität.

In diesem Beispiel können bis zu zwei Mikrofone des Typs ADMP441 an eine einzige Datenleitung am Blackfin-Prozessor ADSP-BF527 angeschlossen werden. Der ADSP-BF527 kann bis zu vier seriellen Dateneingängen handhaben. Es lassen sich also bis zu acht Mikrofone an einen einzigen DSP anschließen.

 

Schaltungsbeschreibung

Die Mikrofone sind an die SPORT-Dateneingangspins des ADSP-BF527 angeschlossen. Die einzigen erforderlichen passiven Komponenten in dieser Schaltung sind ein 0,1μF-Entstörkondensator für jeden ADMP441 und ein großer Pull-Down-Widerstand (100 kΩ) an der SD-Leitung zum Entladen, während die Ausgangstreiber des ADMP441 im „Tristate“-Zustand sind. Der Entstörkondensator sollte sich so nahe wie möglich am VDD Pin (Pin 7) des ADMP441 befinden.

Die Mikrofone versorgt man mit derselben Spannungsquelle wie den ADSP-BF527. Obwohl der ADMP441 mit einer VDD zwischen 1,8 und 3,3 V arbeitet, beträgt VDDEXT am ADSP-BF527 mindestens 2,25 V.

 

Es gibt drei Signale, die zwischen ADMP441 und ADSP-BF527 für den I2S-Datenstrom verbunden werden müssen: „Frame Clock“, „Bit Clock“ und “Data“. Der ADSP-BF527 ist der Systemtakt-Master und erzeugt die zwei I2S-Taktsignale.

Die Schaltung in Bild 1 zeigt Mikrofone, die an einen Dateneingang am SPORT0 des Blackfin angeschlossen sind. Jeder der beiden SPORTs des ADSP-BF527 hat zwei Sätze Datenempfangspins, die bis zu acht I2S-Audio-In Kanäle ermöglichen. Tabelle 1 zeigt die Verbindungen, wenn der serielle SPORT0 des ADSP-BF527 verwendet wird.

 

Tabelle 1: Signalverbindungen für SPORT0 Tabelle 1: Signalverbindungen für SPORT0

Der L/R-Pin an den zwei ADMP441s wird auf entgegengesetzte Pegel gesetzt – einen auf VDD und den anderen auf GND. Liegt „L/R“ an „GND“, gibt das Mikrofon seine Daten auf dem linken Kanal des I2S-Streams aus. Anderenfalls (an Vdd) gibt das Mikrofon das Signal auf dem rechten Kanal aus.

Der ADMP441 wird aktiviert, indem man den CHIPEN-Pin auf „High“-Potenzial bringt. Dieser Pin kann entweder direkt an VDD des Mikrofons gelegt werden. Dann ist das Mikrofon stets aktiviert, während es eingeschaltet ist. Alternativ kann er mit einem GPIO am ADSP-BF527 verbunden werden. Auf diese Weise aktiviert oder deaktiviert der Blackfin das Mikrofon.

Der ADMP441 hat eine Empfindlichkeit von −26 dBFS. In den meisten Anwendungen verlangen die Mikrofonausgänge eine Verstärkung im Signalpfad des Blackfin. Falls eine Verstärkung zum Signal im DSP hinzugefügt wird, muss der Ausgang des Prozessors weiterhin auf 0 dBFS begrenzt werden.

ADSP-BF527 Register-Einstellungen

Die SPORT-Register-Einstellungen, um den ADSP-BF527 in I2S-Master-Mode zu bringen, werden im Folgenden beschrieben. Weitere Details zu diesen Register-Einstellungen findet man in der ADSP-BF52x Blackfin Processor Hardware Reference.

Man konfiguriere SPORT_RCR1, das primäre Konfigurationsregister für den Empfang, mit den folgenden nicht voreingestellten Einstellungen:

  • RCKFE: Treibt die interne Frame Synchronisation an der fallenden Flanke von RSCLK
  • RFSR: RFS für jedes Datenwort verlangen
  • IRFS: Internes RFS verwenden
  • IRSCLK: Internen Empfangstakt auswählen

Man konfiguriere SPORT_RCR2, das sekundäre Konfigurationsregister für den Empfang, mit den folgenden nicht voreingestellten Einstellungen:

  • RSFSE: Empfang von Stereo Frame Sync aktiviert
  • SLEN: 32 Bit Wortlänge.

SPORT_RCLKDIV (serieller SPORT Taktfrequenzteiler) setzt man auf 17 (0x0011) und SPORT_RFSDIV auf 31 (0x001F). Dies legt die richtigen Taktfrequenzen für einen Frame-Takt von 48 kHz und einen Bit-Takt von 3,072 MHz mit einem Systemtakt des Blackfins von 120 MHz (SCLK) fest.

Die beschriebenen Register-Einstellungen können für SPORT0 oder SPORT1 am ADSP-BF527 verwendet werden.

Übliche Schaltungsvarianten

DSP

Diese Schaltung kann außer mit dem ADSP-BF527 auch mit anderen Mitgliedern aus der Blackfin-Familie aufgebaut werden. Die jeweiligen Datenblätter enthalten Einzelheiten zu den Unterschieden in der Zahl von SPORT-Kanälen und anderen Varianten.

Mikrofone

Indem man eines der Mikrofone entfernt, kann eine Mono-Mikrofonschaltung mit einem einzigen ADMP441 realisiert werden. Die anderen Verbindungen in dieser Mono-Konfiguration bleiben gleich.

Zusätzliche Mikrofone können auf die gleiche Weise wie das erste Stereopaar an die SPORT-Eingänge des ADSP-BF527 angeschlossen werden.

Schaltungsevaluierung und Test

Die einfachste Möglichkeit zur Evaluierung eines Systems mit dem ADMP441 MEMS-Mikrofon, das über I2S an den ADSP-BF527 Blackfin-DSP angeschlossen ist, besteht im Einsatz des EVAL-ADMP441Z Evaluation Boards und dem Blackfin SDP. Diese Boards sind aufeinander abgestimmt und enthalten Code als Basis der digitalen Audioverbindung. Beim Anschluss an den USB-Port eines PCs wird das System als Standard-USB-Audio-Schnittstelle identifiziert und ermöglicht das Streaming von Stereo-Audio von den Mikrofonen zum PC.

Erforderliche Ausrüstung

Die zwei erforderlichen Evaluation-Kits sind: VAL-ADMP441Z mit einem EVAL-ADMP441Z-FLEX Board und einer Schnittstellenkarte und EVAL-SDP-CB1Z mit SDP-B Controller-Board.

Für den richtigen Betrieb des SDP-Boards muss der PC folgende Minimalkonfiguration aufweisen: Windows XP Service Pack 2, Windows Vista (32 Bit) oder Windows 7 (32 Bit) sowie USB 2.0-Port.

Ein zweites EVAL-ADMP441Z-FLEX kann an das Interface-Board angeschlossen werden, um Stereo-Audio-Signale zu erfassen.

Schneller Einstieg

Das Mikrofon FLEX PCBs ist mit ZIF-Steckern, J1 und J2, an das Schnittstellenboard angeschlossen. Das EVAL-ADMP441Z ist mit einem 120-poligen Stecker, J3, an das SDP-B angeschlossen.

Die Dokumentation für das SDP-B Controller-Board und EVAL-ADMP441Z beschreibt das System-Setup und enthält das komplette Blockschaltbild des Boards. Die einzigen erforderlichen externen Verbindungen sind die USB-Verbindung zum PC und System-Versorgung zum ADMP441-Evaluation-Board.

Die komplette Dokumentation für das Evaluation-Board EVAL-ADMP441Z findet man im User Guide UG-362. Die komplette Dokumentation für das SDP-B Controller-Board findet man im SDP-B User Guide UG-277. // * * Jerad Lewis ist Applikationsingenieur MEMS-Mikrophone bei Analog Devices in Norwood, USA.

AFE mit hoher Gleichtaktunterdrückung für die Prozesssteuerung

Signalpegel in Systemen zur industriellen Prozesssteuerung lassen sich weitgehend in eine der folgenden Kategorien einteilen: Ströme (4 bis 20 mA), Spannungen (0 bis 5 V, 0 bis 10 V, ±5 V und ±10 V) oder kleine Signale von Sensoren wie  Thermoelementen oder Wägezellen. Große Gleichtaktspannungshübe sind ebenfalls typisch, speziell für differentielle kleine Signale. Daher ist ein gutes Verhältnis der Gleichtaktunterdrückungen (CMRR) eine wichtige Spezifikation im analogen Signalverarbeitungssystem.

Bild 1: Leistungsfähiges analoges Frontend für die Prozesssteuerung (vereinfachte Blockschaltung; nicht alle Verbindungen sind dargestellt)

Die analoge Eingangsstufe (AFE) in Bild 1 ist bei der Verarbeitung dieser Industriesignalpegel auf hohe Genauigkeit und hohe

Gleichtaktunterdrückung optimiert. Die Schaltung verschiebt und dämpft die Signale, damit sie zu den Eingangsbereichen der meisten modernen SAR-A/D-Wandler mit unipolarer Versorgungsspannung, wie z.B. der 250 kSample/s schnelle 16 Bit A/D-Wandler AD7685, kompatibel sind.

Bei einem Eingangssignal von 18 Vss erzielt die Schaltung eine Gleichtaktunterdrückung (CMR) von rund 105 dB bei 100 Hz und 80 dB bei 5 kHz. Hohe Genauigkeit, hohe Eingangsimpedanz und eine hohe Gleichtaktunterdrückung werden vom Instrumentenverstärker AD8226 bereitgestellt. Für Anwendungen mit hoher Genauigkeit ist eine hohe Eingangsimpedanz erforderlich, um Systemverstärkungsfehler zu minimieren und zugleich eine gute Gleichtaktunterdrückung zu erreichen. Die Verstärkung des AD8226 ist über Widerstände von 1 bis 1000 programmierbar.

Den gesamten Artikel „AFE mit hoher Gleichtaktunterdrückung für die Prozesssteuerung“ finden Sie auf der Internetseite der Elektronikpraxis.

24 Bit Vierkanal-Datenerfassungssystem mit 156 kSample/s

In diesem Schaltungstipp stellen wir ein vierkanaliges, simultan abtastendes Datenerfassungssystem mit großem Dynamikbereich und hoher Übersprechdämpfung zwischen den Kanälen vor. Das System kann mit flexiblen Abtastraten arbeiten, verfügt über einfache Schnittstellen für die Anbindung an DSP oder FPGA und benötigt ein Minimum an externen Bauteilen.

Bei der Schaltung in Bild 1 handelt es sich um ein vierkanaliges, simultan abtastendes System mit hohem Dynamikbereich, wenig Übersprechen und flexiblen Abtastraten. Das System lässt sich mit minimalem Aufwand an Bauteilen realisieren und verfügt über einfache Schnittstellen für den Anschluss von DSP oder FPGA.

Zum Einsatz kommen vier 24 Bit Sigma-Delta-A/D-Wandler des Typs AD7765 in einer Daisy-Chain-Konfiguration, um die Verbindungen zum digitalen Host zu minimieren. Der komplett integrierte, differenzielle Ein/Ausgangsverstärker der AD7765-Modelle sowie die Referenzpuffer reduzieren die Anzahl externer Bauteile beachtlich.

Die Verwendung des Sigma-Delta-Wandlers in einer simultan abtastenden Konfiguration bietet folgende Vorteile: Bessere Kanal/

Kanal-Übersprechdämpfung als bei Lösungen mit mehreren 24 Bit A/D-Wandlern auf einem Chip. Der Dynamikbereich beträgt

112 dB bei Abtastraten von 156 kSample/s.

Den gesamten Artikel „24 Bit Vierkanal-Datenerfassungssystem mit 156 kSample/s“ können Sie hier als PDF herunterladen.

Temperaturüberwachung mit Kaltstellen-Kompensation via USB

Im analogen Mikrocontroller sind zwei 24-Bit-Sigma-Delta-A/D-Wandler, zwei programmierbare Stromquellen, ein 14-Bit-DAC und eine 1,2-V-Referenz integriert. Ebenfalls  vorhanden  sind ein ARM7-Core mit 32 KByte Flash-Speicher, 4 KByte SRAM sowie verschiedene Peripheriefunktionen wie z.B. UART, Timer, SPI und I2C-Schnittstellen.

Die in Bild 1 dargestellte Anwendung kombiniert den ADuC7060/ADuC7061 mit einem Thermoelement und einem PT100-Messfühler, der für die Kaltstellen-Kompensation verwendet wird. Als Abtastrate wird 100 Hz gewählt. Stellt man den eingangsseitigen PGA auf eine Verstärkung von 32 ein, erreicht der analoge Mikrocontroller eine rauschfreie Auflösung von mehr als 18 Bit.

Den Gesamten Artikel „Temperaturüberwachung mit Kaltstellen-Kompensation via USB“ als PDF herunterladen.